发 帖  
经验: 积分:22
硬件工程师 基蛋生物
江苏省 南京市 设计开发工程
  • 高速电路设计领域,关于布线有一种几乎是公理的认识,即“等长”走线,认为走线只要等长就一定满足时序需求,就不会存在时序问题。本文对常用高速器件的互连时序建立模型,并给出一般性的时序分析公式。为体现具体问题具体分析的原则,避免将公式当成万能公式,文中给出了MII 、RMII、RGMII和SPI的实例分析。
    电子工程师
    3191次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /7 下一条

返回顶部