灰化肥发挥的文章_电子工程师 - 电子技术论坛

灰化肥发挥

经验：积分：1

查看完整档案 >>

+关注发私信

他的文章发文章

一文详解Accolade的新款ANIC-200Kq网卡数据处理适配器
2018-6-26 08:22

在大数据的时代背景下，不仅需要强大的云服务器来进行数据的处理和存储，在数据通道上也需要重兵把控，因为，一不小心数据中心就可能受到恶意数据的侵扰，如果造成了云服务器的网络攻击或者秘密的泄露，那么对云服务器厂家和用户都会带来...

0

3290次阅读

0条评论
AXI STREAM FIFO如何设置双时钟
2018-3-26 14:40

IP核的全称是： AXI4-STREAM FIFO 设置注意事项：一定要选择异步时钟，也就是双时钟，如下：关于其他配置： TLAST 一般要选择的，作为边界界定。其他可以不选。深度不必太深，因为只起到穿越时钟区域的作...

0

5318次阅读

0条评论
Xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps
2018-3-26 14:40

之前用serdes一直都是跑的比较低速的应用，3.125Gbps，按照官方文档一步一步来都没出过什么问题，这次想验证一下K7系列GTX最高线速8Gbps，看看xilinx的FPGA是不是如官方文档所说。...

0

10661次阅读

0条评论
Xilinx FPGA中SRL原理
2018-5-5 10:38

基于SRL16的分布式RAM不再支持V5、S6和V6等器件，但是SRL16是所有XIlinx器件都支持的，并且在设计中应用非常频繁，因此可通过调用原语的方法来调用SRL16E甚至SRL32E来实现原来ISE分布式RAM ...

0

7420次阅读

0条评论
双口RAM概述及Vivado RAM IP核应用
2018-3-21 13:34

双口RAM概述双口RAM（dual port RAM）在异构系统中应用广泛，通过双口RAM，不同硬件架构的芯片可以实现数据的交互，从而实现通信。...

2

13094次阅读

0条评论
Vivado将模块封装为IP的方法介绍
2018-6-26 11:33

在给别人用自己的工程时可以封装IP，Vivado用封装IP的工具，可以得到像xilinx的ip一样的可以配置参数的IP核，但是用其他工程调用后发现还是能看到源文件，如何将工程源文件加密，暂时没有找到方法，如果知道还请赐教...

0

7922次阅读

0条评论
zedboard的大体架构介绍（PS、PL、硬件互联）
2018-6-26 06:24

zedboard可以将逻辑资源和软件分别映射到PS和PL中，这样可以实现独一无二和差异换的系统功能，主要分为两大部分，处理系统和可编程逻辑。以及二者之间的互联特性。这篇笔记主要记录zedboard的大体架构。...

0

6786次阅读

0条评论
一文知道Xilinx Serdes时钟纠正clock correction的步骤
2018-6-26 09:18

时钟纠正比较简单，下面一个图就能说清楚。首先为什么要使用时钟纠正，是因为CDR恢复的用户时钟user_clk和硬核时钟XCLK虽然频率一样，但是会有略微的不同，正是这样导致内部的FIFO有可能读空和写满，这样就会导致传...

0

6863次阅读

0条评论
FPGA基础知识之IIC协议读写解析
2018-5-5 10:17

很多数字传感器、数字控制的芯片（DDS、串行ADC、串行DAC）都是通过IIC总线来和控制器通信的。不过IIC协议仍然是一种慢速的通信方式，标准IIC速率为100kbit/s，快速模式速率为400kbit/s。本文致力于...

0

8249次阅读

0条评论
通道绑定原理_Xilinx Serdes通道绑定channel bonding方法
2018-6-26 09:14

通道绑定只支持8b10b编码协议，通道绑定利用内部的FIFO来抵消通道间的延时差，原理如下图 master channel 和slave channel都有特定的字节，可以是K码。当master 检测到K码时，进行一个计...

0

7302次阅读

0条评论
Zynq 7015 linux跑起来之SD分区并放入对应的文件介绍
2018-6-27 09:13

现在所要的文件基本上已都有了，怎么样来放到SD卡里来让系统运行起来呢？这里主要介绍Linux下面的方法，Windows下面用工具分就不说了。...

0

7462次阅读

0条评论
浅谈UART通信协议 UART接收数据时序设计
2018-5-5 10:12

UART通信的一帧一般由11到12位数据组成。1bit的起始位，检测为低电平表示数据开始传输；紧接着8bits的数据；然后是1bit的奇偶校验位，可以是奇校验或者偶校验；最后是1bit或2bits的停止位，必须为高电平，...

2

8529次阅读

0条评论
一文详解Xilinx高速收发器Serdes
2018-6-26 03:08

传统的源同步传输，时钟和数据分离。在速率比较低时（1000M）,没有问题。在速率越来越高时，这样会有问题由于传输线的时延不一致和抖动存在，接收端不能正确的采样数据，对不准眼图中点。然后就想到了从数据里面恢复出时钟去...

0

13767次阅读

0条评论
FPGA基础设计_PS2键盘控制及短按、长按
2018-6-26 10:06

PS2键盘也是一个经典的实验，可能很多人接触如何对通信协议、时序编程就是从这个实验开始学习的。USB键盘已经很普及，现在市场上还是有一些USB转PS2的转接头，还有一些转换芯片。这个实验虽然简单，不过不知道您有考虑过单按...

0

3317次阅读

0条评论
FPGA基础设计之VGA显示方法（文字、图形、波形）
2018-6-26 07:03

VGA是一种学习FPGA最常见的基础实验。虽然现在的显示屏大多已经采用DVI和HDMI方案，但其实VGA在另一个地方还有应用，那就是大屏的LCD。目前4.3寸以上的TFT基本都是VGA接口，这样在完成一个FPGA系统设计...

2

16854次阅读

0条评论