发 帖  
经验: 积分:39
硬件工程师 1
陕西省 西安市 设计开发工程师
  • FPGA 是英文 Field Programmable Gate Array 的缩写,即现场可编程门阵列,它是在 PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 (ASIC) 领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件平台,其主要特点就是完全由用户通过软件进行配置和编程,从而完成某种特定的功能,且可以反复擦写。在修改和升级时,不需额外地改变 PCB 电路板,
    电子工程师
    3794次阅读
    0条评论
  • 浅析FPGA的基本结构 2019-10-20 09:03
    目前市场上90%以上的FPGA来自于xilinx和altera这两家巨头,而这两家FPGA的实现技术都是基于SRAM的可编程技术,FPGA内部结构基本一致,所以本文仅以xilinx的7系列FPGA介绍。
    电子工程师
    2679次阅读
    0条评论
  • 随着电力电子市场需求与日俱增, 为了缩短电力电子硬件设计的开发时间,本文设计开发了DSP56F803通用板作为各种电力电子应用的硬件开发平台。
    电子工程师
    1662次阅读
    0条评论
  • 一般原则是交流电压乘1.4倍来选取TVS管的最大反向工作电压。直流电压则按1.1~1.2倍来选取TVS管的最大反向工作电压VRWM。下图给出了一个微机电源采用TVS作线路保护的原理图
    lPCU_elecfans
    24244次阅读
    0条评论
  • TVS的电容由硅片的面积和偏置电压来决定,电容在零偏情况下,随偏置电压的增加,该电容值呈下降趋势。电容的大小会影响TVS器件的响应时间。瞬态电压抑制二极管的电容值越大对电路的干扰越大, 形成噪音越大或衰减 讯号强度越大, 对于数据/讯号频率越高的回路,电容值不大于10pF。
    kEs1_pcb_repair
    46723次阅读
    1条评论
  •  ADC位数是根据传输方式和噪声来计算的。如,64QAM/7/8码率在视频解码正常的最低信噪比为28dB(某种衰落信道下);OFDM在轻微削波时的峰均比假设为11dB,所以ADC的最大信噪比至少要40dB,考虑信号波动给AGC留出3dB的余量,那么ADC至少要42/6=7位。剩下的就应该是考虑到噪声等因素留的余量了。
    姚小熊27
    53635次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 6 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部