发 帖  
  • 1

    FPGA工程师 哈尔滨工程大学
    Verilog基本电路设计之一: 单bit跨时钟域同步 (帖子链接:bbs.eetop.cn/thread-605419-1-1.html) 看到坛子里不少朋友,对于基本数字电路存在这样那样的疑惑,本人决定开贴,介绍数字电路最常见的模块单元,希望 ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部