发 帖  
经验: 积分:79
大连理工大学
辽宁省 大连市
  • 整个系统的组成如图1所示。当启爆电路在DSP和FPGA的控制下启爆时,感应线圈取出启爆电流,首先是高速数据采集与存储电路,以FPGA为核心,对数据进行高速采集与存储。数据存储完毕,FPGA发信号告知DSP采集完毕,开始对采集的数据进行相关的处理。
    电子设计
    3299次阅读
    0条评论
ta 的专栏

成就与认可

  • 认证信息

    大连理工大学
  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /7 下一条

返回顶部