发 帖  
  • 2

    本帖最后由 gk320830 于 2015-3-9 17:35 编辑 各位高手,我在编写verilog代码时,编译通过了,但是仿真的时候说测试文件加载错误,我实在找不到原因了,请各位赐教,不胜感激:'( module adder_32bits1_1(inp ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部