发 帖  
经验: 积分:13
西安工程大学
  • 2

    FPGA各管脚含义用户I/O:不用解释了。 配置管脚: MSEL[1:0] 用于选择配置模式,比如AS、PS等。 DATA0 FPGA串行数据输入,连接到配置器件的串行数据输出管脚。 DCLK FPGA串行时钟输出,为配置器件提供串行时钟 ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部