tb_sycomm的回帖_可编程逻辑,通信网络,电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

发帖

tb_sycomm

经验：积分：17

aa

查看完整档案 >>

+关注发私信

主题 1 回帖 7

ISE设计中时序约束基本知识
2013-8-22 16:50

tb_sycomm
aa

"1、时序逻辑和组合逻辑：两者归根结底都是电路，只是敏感变量不同而已。时序逻辑的敏感变量只有时钟；组合逻辑的敏感变量非时钟信号，可以是模块中涉及到的部分信号或者全部信号，例如：l a ..."
ISE设计中时序约束基本知识
2013-8-22 16:40

tb_sycomm
aa

"1、时序逻辑和组合逻辑：两者归根结底都是电路，只是敏感变量不同而已。时序逻辑的敏感变量只有时钟；组合逻辑的敏感变量非时钟信号，可以是模块中涉及到的部分信号或者全部信号，例如：l a ..."
ISE设计中时序约束基本知识
2013-8-22 16:39

tb_sycomm
aa

"点滴记录： 1、时序逻辑和组合逻辑：两者归根结底都是电路，只是敏感变量不同而已。时序逻辑的敏感变量只有时钟；组合逻辑的敏感变量非时钟信号，可以是模块中涉及到的部分信号或者全部信号，例如：  ..."
基于FPGA的时序及同步设计
2013-7-23 16:05

mingzhezhang
xd

"dddddddddddddddddddddd"
FPGA实验(精华)
2013-7-23 16:00

lujianfei1314
哈尔滨理工大学

"看看看看 PCB打样找华强 http://www.hqpcb.com 样板2天出货"
菜鸟寻求帮助 cpld 实现时序调整
2013-7-23 12:57

1653468757.220000
吉林大学

"所说的“最小可调时序周期”应该指的就是cpld的能运行的“最小时钟周期”，一般cpld都可以运行到几十甚至上百兆，所以一般是几十ns的时钟周期；程序上打一拍基本上就是延迟一个时钟周期，布线延迟对于cpld是固定的， ..."
FPGA中双向端口IO的研究
2013-7-23 12:45

sdjntl
工程师通联电器厂

"ddddddddddddddddddddddddddddddddd"

ta 的专栏

关注

粉丝

关闭

站长推荐 /6

返回顶部

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航