SCONGE收藏的帖子_嵌入式技术,通信网络,电子工程师 - 电子技术论坛

SCONGE

经验：积分：16

jianda

查看完整档案 >>

+关注他发私信

文章 1 资料 0 帖子 26 产品 0 方案 0

15

嵌入式如何入门？谈谈我的看法

lishoupeng
编辑华强聚丰

　　这个题目很大，给人一种感觉我好像很成功，其实不然。实际上自己水平不高，甚至很低，但是做过了一些曲折的学习道路，同时把自己真实的学习历程表达出来，希望对后来者有借鉴的意义，甚幸！　　工作三年、几 ...

来源：嵌入式技术论坛标签：嵌入式
4

有关模拟地和数字地的一些见解

lishoupeng
编辑华强聚丰

大家平时在设计和画板子的时候都会碰到模拟地和数字地的选择问题，但你们对这个的了解真的是正确的么？我来谈一下自己的看法吧！ 1、数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离 ...

来源：工程师杂谈|交友
10

电路中7个常用接口类型之要点说明

ESD技术咨询
天津开发区实力技术工程有限公司

　　我们知道，在电路系统的各个子模块进行数据交换时可能会存在一些问题导致信号无法正常、高质量地“流通”，例如有时电路子模块各自的工作时序有偏差(如CPU与外设)或者各自的信号类型不一致(如传感器检测光信号) ...

来源：工程师杂谈|交友标签：接口
90

成为嵌入式开发工程师几个步骤

苏维一
新控

学习技术不难，看你自己怎么规划希望给参加深圳单片机培训的朋友一些分享和帮助 ARM+LINUX路线，主攻嵌入式Linux操作系统及其上应用软件开发目标：（1）掌握主流嵌入式微处理器的结构与原理（初步定为arm9）（2） ...

来源：嵌入式技术论坛
6

时序分析总结（以SDRAM时序约束为例）

低调de炫耀爱

1。时序分析就是分析前级的数据是否在后一个时钟沿的数据有效窗口里面，就是说在整个窗口内部，数据都应该保持有效，如果不满足时间窗的前端，就是setup违例，如果不满足时间窗的后端，那么就是hold违例； 2.分析的 ...

来源：FPGA|CPLD|ASIC论坛
4

关于上下拉电阻大小讨论的计算

1653339509.516700
聚丰网络

上下拉电阻大小计算,一直很困惑,这些大小计算来路,还恳请各位帮忙引导~~决定因子有那些.值得大家深入,问过公司好多同事,都说不出所以然. 网友1：上拉或下拉取值一般选常用容易找到的阻值基本上就可以了比如4.7 ...

来源：电路设计论坛标签：高电平
47

一个硬件高手的设计经验分享

1058459755
硬件工程师聊城大学

`一：成本节约现象一：这些拉高/拉低的电阻用多大的阻值关系不大，就选个整数5K吧点评：市场上不存在5K的阻值，最接近的是 4.99K（精度1%），其次是5.1K（精度5%），其成本分别比精度为20%的4.7K高4倍和2倍。20% ...

来源：工程资源中心
20

小东西，大学问，浅谈电容之去耦和滤波

石工
硬件研发工程师北京中泓华毅科技有限公司

众所周知，电容是电子系统设计中最常见的电子元器件，可以说是电子器件的元老之一！在很多人眼里，电容的作用被大家简单的认为是隔直流通交流，其实电容的学问还是很大的！在我周围很多人并不是很分得清电容的去耦 ...

来源：电子元器件论坛
6

嵌入式技术开发总结及思考

888919
888919 888919

首先IT是一个需要不断学习的行业，没有任何一个行业像我们这样需要不断地接触新东西，学习新知识，如同《学计算机的你伤不起呀》中吼的那样，搞上层开发的，各种编程语言搞死你;搞系统开发的，各种系统搞死你;做底层 ...

来源：嵌入式技术论坛
57

上拉电阻与下拉电阻的总结

李宏奇
电子工程师 IAE

上拉电阻与下拉电阻的总结上拉电阻： 1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必 ...

来源：工程师杂谈|交友标签：电阻
646

嵌入式开发从入门到精通视频教程(第十季)-数字视频与H264...

reercd
睿尔科技

感谢大家对RE.ER嵌入式学院前几季已发布视频教程的赞誉和认可，本次我们再次发布嵌入式开发从入门到精通视频教程的第10季：数字视频压缩与H264协议编解码。本季视频专注数字视频压缩与编解码相关的技术，内容包括 ...

来源：嵌入式技术论坛标签：嵌入式