发 帖  
经验: 积分:100
FPGA工程师 上海
上海市 松江区 设计开发工程
  • RS485与RS422类似,也是采用差分信号传输,但RS485是半双工传输,也就是说,同一时刻只能有一个方向的数据传输。而且接口也比RS422少,只有差分信号A和B,而与ARM或FPGA相连的信号为DE(方向选择),DI...
    0
    5176次阅读
    0条评论
  • 本章利用AN3485模块实现RS422接口数据传输。关于模块,在前面的RS232实验中已经介绍过,本实验不再赘述。RS422与RS232在与FPGA的连接的接口上是一样的,都是TXD和RXD,因此,本实验在RS232实验...
    0
    7939次阅读
    0条评论
  • AN3485模块的RS232接口采用MAX3232芯片实现RS232和+3.3V TTL电平的转换。TTL电平的串口接收和发送信号(RXD, TXD)连接到40针的连接器上跟外面的FPGA芯片或者ARM芯片实现串口通信。...
    1
    5078次阅读
    0条评论
  • 用一个N比特的计数器,最大值可以表示为2的N次方,最小值0,计数器以“period”为步进值累加,加到最大值后会溢出,进入下一个累加周期。当计数器值大于“duty”时,脉冲输出高,否则输出低,这样就可以完成图中红色线所示...
    0
    15167次阅读
    0条评论
  • 按键是FPGA设计当中最常用也是最简单的外设,本章通过按键检测实验,检测开发板的按键功能是否正常,并了解硬件描述语言和FPGA的具体关系,学习Vivado RTL ANALYSIS的使用。...
    0
    2368次阅读
    0条评论
  • FIFO: First in, First out代表先进的数据先出,后进的数据后出。Xilinx在VIVADO里为我们已经提供了FIFO的IP核, 我们只需通过IP核例化一个FIFO,根据FIFO的读写时序来写入和读取...
    0
    5310次阅读
    0条评论
  • 既然是ROM,那么我们就必须提前给它准备好数据,然后在FPGA实际运行时,我们直接读取这些ROM中预存储好的数据就行。Xilinx FPGA的片内ROM支持初始化数据配置。如下图所示,我们可以创建一个名为rom_init...
    0
    4325次阅读
    0条评论
  • RAM是FPGA中常用的基础模块,可广泛用于缓存数据的情况,同样它也是ROM,FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写操作。...
    0
    5175次阅读
    0条评论
  • PLL(phase-locked loop),即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率,相位的时钟信号。所以,一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPG...
    0
    5072次阅读
    0条评论
  • 对于ZYNQ来说PL(FPGA)开发是至关重要的,这也是ZYNQ比其他ARM的有优势的地方,可以定制化很多ARM端的外设,在定制ARM端的外设之前先让我们通过一个LED例程来熟悉PL(FPGA)的开发流程,熟悉Vivad...
    0
    17549次阅读
    0条评论
  • Wire 类型变量,也叫网络类型变量,用于结构实体之间的物理连接,如门与门之间,不能储存值,用连续赋值语句assign赋值,定义为wire [n-1:0] a ; 其中n代表位宽,如定义wire a ; assign a...
    0
    3565次阅读
    0条评论
  • XCZU2CG-1SFVC784E芯片的PS系统PS系统集成了2个ARMCortex™-A53处理器,速度高达1.2Ghz,支持2级Cache;另外还包含2个Cortex-R5处理器,速度高达500Mhz。...
    0
    6380次阅读
    0条评论
  • 原创声明: 本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。 适用于板卡型号: AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/...
    0
    7128次阅读
    0条评论
12345
ta 的专栏

成就与认可

  • 获得 18 次赞同

    获得 0 次收藏

谁来看过他

关闭

站长推荐 上一条 /7 下一条

返回顶部