看图说EMC

上图是一个SDRAM 模块走线：

1、SDRAM 模块走线看起来比较杂乱；

2、网络走线没有遵循3W 规则；

3、时钟走线打孔且没有包地处理；

处理后的PCB 设计，如上图：

1. 网络布线线间距按3W 规则走线；

2. 黄色高亮时钟网络走线从底层出线避免了打过孔，而且伴地处理；

3. 布线区域在相邻两层投影区内都保留了完整的地平面。

更多回帖