最佳答案
你的RTL级别仿真有毛刺吗,如果只有时序仿真有,说明你这是由于组合逻辑引起的毛刺。就是说你a,b两条时序,实际电路中达到上升下降沿不是同时的,所以输出的s、co两条线就会跳变出毛刺。最好的解决方法是再加一路时钟CLK,当CLK出现上升或下降沿的时候,进行一次a、b的组合逻辑判断
你的RTL级别仿真有毛刺吗,如果只有时序仿真有,说明你这是由于组合逻辑引起的毛刺。就是说你a,b两条时序,实际电路中达到上升下降沿不是同时的,所以输出的s、co两条线就会跳变出毛刺。最好的解决方法是再加一路时钟CLK,当CLK出现上升或下降沿的时候,进行一次a、b的组合逻辑判断
举报