怎么在system generator中设计一个存储信号的模块

最近在使用system generator设计一个rs编码译码的模型，总的思想是在rs编码产生信号后，插入一个误码，然后作为信号源进行解码，看是否能够正常的进行解码，求解是怎么才能把rs编码后的信号存储起来作为信号源