FPGA|CPLD|ASIC论坛
直播中

尹东东

8年用户 35经验值
擅长:可编程逻辑 嵌入式技术
私信 关注
[资料]

学生一枚。。有一个verilog程序的错误不知道是什么原因及如何修改。。。哪位大哥能否指点一下下

QQ图片20160120154240.png
这上面的说的错误是不可输出，怎么会这样呢

回帖（4）

h1654155136.7400

2016-1-20 16:30:41
我没看错吧，一个工程里面有 2个 module ?  
举报

尹东东

2016-1-20 16:34:55
引用: 此账号已注册 发表于 2016-1-20 16:30
我没看错吧，一个工程里面有 2个 module ?

顶层模块调用子模块，和这个应该没关系
举报

未来矩阵

2016-1-20 23:57:36
你试试用function写子模块儿
举报

尹东东

2016-1-21 08:30:30
引用: 未来矩阵 发表于 2016-1-20 23:57
你试试用function写子模块儿

觉得也不是这原因
举报

更多回帖

4 0 0

相关帖子

verilog程序
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分