![]()
全加器
用VHDL的人好少，哎……
一位全加器的逻辑表达式是：
S=A⊕B⊕Ci
Co=AB+ACi+BCi
然后是代码：
- USE IEEE.STD_LOGIC_1164.ALL;
- USE IEEE.STD_LOGIC_ARITH.ALL;
- USE IEEE.STD_LOGIC_UNSIGNED.ALL;
- ENtiTY fulladder IS -- fulladder是实体名称
- PORT(
- A, B, Ci : IN STD_LOGIC; --定义输入/输出信号
- Co, S : OUT STD_LOGIC
- );
- END fulladder;
- ARCHITECTURE addstr OF fulladder IS --addstr是结构体名
- BEGIN
- S <= A XOR B XOR Ci;
- Co <= (A AND B) OR (A AND Ci) OR (B AND Ci);
- END addstr;
回帖（2）
2015-7-15 21:21:58
确实很少人用VHDL
确实很少人用VHDL
举报
2015-7-16 13:39:59
顶一下。。。。。。。。。。。
顶一下。。。。。。。。。。。
举报
更多回帖
