采用上述设计，4路PWM时序必须严格按照图2所示产生。一般PWM驱动产生方法用MCU、DSP或专用IC产生，难以实现低成本和紧凑设计。文中对通用多谐振荡器电路进行改进，分别增加两个二极管、电阻及电容，即可输出满足上述要求的4路PWM驱动信号，简化了电源设计，提高了可靠性。
1．2．2DC-DC电源变压器的选择及设计
系统电源采用全桥驱动，磁芯工作在I、Ⅲ象限，驱动上要能够防止磁芯饱和，同时要求效率高、体积小。基于上述考虑，选用环形磁芯T10×6×5，材质为PC40，环形磁芯漏磁小、效率高。具体参数为：μi=2400，Ae=9．8mm2，Aw=28．2mm2，J=2A／mm2。系统工作状态为：ηB=90％，Km=0．1，fs=366kHz，Bm=2000GS，根据P0=Ae×Aw×2×fs×Bm×J×ηB×Km×10-6。得出P0=9．8×10-2×28．2x10-2×2×366×103×2000x2×0．9×0．1×10-6=7．3W，理论计算表明，所选磁芯满足设计的功率要求。
变压器匝数设计是根据式(2)和式(3)计算，其中μi为输入电压最小值，△Vce为额定电流下全桥回路开关管压降，Dmax=0．48；μo为输出电压额定值；△Vd为输出额定电流下全波整流二极管压降。理论计算原副边匝数为：原边Np=4．6匝，副边Ns1=5．8匝，Ns2=3．9匝。
Np=[(μi-△Vce)×Dmax]／(2△B×Ae×fs)(2)
Np=[(μo-△Vd)×(1-Dmax)]／(2△B×Ae×fs)(3)
实际调试结果为：原边p=6匝，副边Ns1=8匝，Ns2=5匝。
1．3带死区的4路互补PWM信号仿真
两路DC-DC电源变压器原边共用全桥拓扑，全、桥电路的4路PWM信号是在多谐振荡器电路的基础上添加几个无源器件生成的，并且产生的两组驱动信号带有死区，能够有效防止全桥开关器件直通。电路的工作原理是：对通用多谐振荡器输出加以改进，使其充放电电容容量不同，产生2路充放电曲线略有差异的波形，这个差异就会在两组PWM波之间产生死区，再分别经过同相器和反相器，即可产生4路满足驱动要求的PWM脉冲。