芯源半导体CW32
登录
直播中
李林
8年用户
1291经验值
私信
关注
[经验]
如何降低系统时钟频率?
HSI
HSE
使用低频率的高速时钟 HSI、HSE 或低速时钟 LSI、LSE
通过编程预分频寄存器,降低 SYSCLK、HCLK、PCLK 的频率
-
设置 SYSCTRL_CR0 寄存器的 SYSCLK 位域,选择适当的时钟源
-
设置 SYSCTRL_CR0 寄存器的 HCLKPRS 位域,降低 HCLK 频率
-
设置 SYSCTRL_CR0 寄存器的 PCLKPRS 位域,降低 PCLK 频率
更多回帖
rotate(-90deg);
回复
相关帖子
HSI
HSE
如何修改
系统
时钟
频率
?
1620
系统
时钟
的最大
频率
779
决定
系统
时钟
频率
的寄存器
9
什么是
时钟
频率
_
时钟
频率
详解和编程
46729
stm32
时钟
系统
频率
设置
3685
时钟
频率
是什么意思
25714
晶振
频率
和
时钟
频率
本质上有何区别呢?
时钟
频率
有什么作用?
5115
怎么使用BUFG
降低
时钟
速度
3665
PLL设计和
时钟
频率
产生
22
降低
时钟
树功耗
6430
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分