不同的ADC采样周期（采样时间）设置会直接影响ADC转换的精度、速度和功耗，核心在于它决定了采样保持电容充电到输入电压所需的时间。以下是不同采样周期设置带来的主要变化：
精度（Accuracy） - 最重要的影响：
- 核心问题： ADC内部有一个采样保持电容。在采样周期内，这个电容需要通过模拟输入信号源（通常有内阻）充电到输入电压Vin的电压值。
- 采样时间不足： 如果采样时间太短（例如选择5个ADCCLK），而输入源阻抗（Rs）较高（例如使用了高阻值的分压电阻、传感器输出阻抗大、或信号源驱动能力弱），电容可能无法完全充电到Vin的实际电压值。这会导致采样到的电压低于实际电压，造成增益误差和非线性误差，显著降低转换精度。
- 采样时间充足： 如果采样时间足够长（例如选择10个ADCCLK），即使源阻抗较高，电容也有足够的时间充电到非常接近Vin的实际值，从而获得更高的转换精度。
- 结论： 源阻抗越高，需要的采样时间越长才能保证精度。对于低阻抗源（如运放直接驱动），较短的采样时间（如5或6个周期）通常就足够了。对于高阻抗源，必须选择更长的采样时间（如8或10个周期）。
转换速率（Conversion Rate / Throughput）：
- 总转换时间： ADC完成一次完整的转换所需的总时间通常由两部分组成：采样时间 + 逐次逼近转换时间。
- 采样时间的影响： 采样时间是总转换时间的重要组成部分。选择更短的采样时间（如5个周期）会减少总转换时间，从而允许在单位时间内进行更多次转换（更高的采样率）。
- 采样时间的影响： 选择更长的采样时间（如10个周期）会增加总转换时间，导致单位时间内可进行的转换次数减少（更低的采样率）。
- 结论： 采样时间越短，ADC能达到的最大采样率越高。
功耗（Power Consumption）：
- 动态功耗： ADC在采样和转换过程中会消耗动态电流。
- 采样时间的影响： 虽然采样时间本身消耗的功率相对固定（主要是给电容充电），但更短的采样时间允许更高的采样率。更高的采样率意味着单位时间内ADC被激活进行转换的次数更多，这会导致平均功耗增加。
- 间接影响： 如果系统需要高采样率，就必须使用较短的采样时间，这迫使ADC更频繁地工作，从而增加功耗。如果系统对采样率要求不高，使用较长的采样时间可以降低采样率，从而降低平均功耗（尤其是在连续转换模式下）。
- 结论： 追求高采样率（需要短采样时间）通常会导致更高的功耗。在低采样率应用中使用长采样时间有助于降低平均功耗。
对高频输入信号的响应：
- 理论影响： 在采样期间，输入信号理论上应该保持不变（采样保持）。如果输入信号频率非常高，在较长的采样时间内信号电压可能发生显著变化，这也会引入误差。
- 实际考虑： 对于大多数嵌入式应用中的SAR ADC，采样时间通常在微秒量级（例如，ADCCLK=14MHz时，10个周期约0.71us）。输入信号频率需要达到MHz级别，这个效应才会比较明显。在音频、传感器采集等常见应用中，这个影响通常可以忽略。更关键的限制往往是ADC本身的采样率（奈奎斯特频率）和抗混叠滤波器。
- 结论： 对于极高频率的采集，过长的采样时间可能引入误差，但这在标准应用中通常不是主要矛盾。短采样时间允许更高的采样率，这本身就能更好地处理更高频率的信号（满足奈奎斯特采样定理）。
如何选择合适的采样周期？
- 评估信号源阻抗（Rs）： 这是最关键的一步。计算或测量你的模拟信号源（包括前端电路，如分压电阻、传感器输出阻抗、运放输出阻抗等）的等效输出阻抗。
- 计算所需最小采样时间：
- 查阅你所使用的具体ADC型号的数据手册或参考手册。里面通常会提供一个公式或图表，告诉你给定源阻抗（Rs）、采样电容（通常固定）和目标精度（如12位精度需要的建立精度）所需的最小采样时间（t_samp_min）。
- 一个常见的简化公式是：
t_samp_min ≈ (Rs + R_adc) * C_adc * ln(2^N)，其中：
Rs： 源阻抗
R_adc： ADC内部模拟开关的导通电阻（数据手册会给出）
C_adc： ADC采样保持电容值（数据手册会给出）
N： ADC分辨率位数（例如12位）
ln(2^N)： 对于12位ADC约为8.32 (ln(4096))，14位约为10.4 (ln(16384))。
- 计算ADCCLK周期数： 将计算得到的最小采样时间
t_samp_min除以你的ADCCLK周期（1 / ADCCLK_Frequency），得到所需的最小ADCCLK周期数。选择的采样周期设置必须大于或等于这个计算值。
- 考虑目标采样率： 在满足精度要求（采样时间足够长）的前提下，如果系统需要高采样率，应选择能满足精度要求的最短采样周期（如5或6个周期）。如果采样率要求不高，可以选择更长的周期（如8或10个周期）以提供更大的阻抗裕量或略微降低功耗。
- 实验验证： 在PCB制作完成后，最好用示波器观察ADC输入引脚在采样期间的电压建立情况，或者给一个已知的稳定直流电压输入，测试不同采样周期设置下的转换结果，看是否达到预期精度。
总结：
特性 |
采样周期变短 (如 5 cycles) |
采样周期变长 (如 10 cycles) |
|---|
精度 |
降低 (对高阻抗源影响大) |
提高 (尤其对高阻抗源) |
转换速率 |
提高 (能实现更高采样率) |
降低 (最大采样率受限) |
功耗 |
可能增加 (因可实现更高采样率，更频繁工作) |
可能降低 (因最大采样率降低，平均激活减少) |
关键因素 |
要求低阻抗源 |
能适应高阻抗源 |
主要目的 |
追求高速采样 |
保证高精度 (尤其对弱驱动信号) |
因此，没有“最好”的采样周期，只有“最合适”的采样周期。你需要根据你的具体应用：
- 信号源阻抗有多大？
- 对转换精度的要求有多高？
- 需要多高的采样率？
- 功耗限制如何？
来权衡利弊，并通过计算和实验，找到满足精度要求的最短采样周期（以最大化采样率）或满足采样率要求的最可靠采样周期（以最大化精度）。 对于不确定的情况，从较长的采样时间（如10或8个周期）开始测试通常是更安全的选择。
不同的ADC采样周期（采样时间）设置会直接影响ADC转换的精度、速度和功耗，核心在于它决定了采样保持电容充电到输入电压所需的时间。以下是不同采样周期设置带来的主要变化：
精度（Accuracy） - 最重要的影响：
- 核心问题： ADC内部有一个采样保持电容。在采样周期内，这个电容需要通过模拟输入信号源（通常有内阻）充电到输入电压Vin的电压值。
- 采样时间不足： 如果采样时间太短（例如选择5个ADCCLK），而输入源阻抗（Rs）较高（例如使用了高阻值的分压电阻、传感器输出阻抗大、或信号源驱动能力弱），电容可能无法完全充电到Vin的实际电压值。这会导致采样到的电压低于实际电压，造成增益误差和非线性误差，显著降低转换精度。
- 采样时间充足： 如果采样时间足够长（例如选择10个ADCCLK），即使源阻抗较高，电容也有足够的时间充电到非常接近Vin的实际值，从而获得更高的转换精度。
- 结论： 源阻抗越高，需要的采样时间越长才能保证精度。对于低阻抗源（如运放直接驱动），较短的采样时间（如5或6个周期）通常就足够了。对于高阻抗源，必须选择更长的采样时间（如8或10个周期）。
转换速率（Conversion Rate / Throughput）：
- 总转换时间： ADC完成一次完整的转换所需的总时间通常由两部分组成：采样时间 + 逐次逼近转换时间。
- 采样时间的影响： 采样时间是总转换时间的重要组成部分。选择更短的采样时间（如5个周期）会减少总转换时间，从而允许在单位时间内进行更多次转换（更高的采样率）。
- 采样时间的影响： 选择更长的采样时间（如10个周期）会增加总转换时间，导致单位时间内可进行的转换次数减少（更低的采样率）。
- 结论： 采样时间越短，ADC能达到的最大采样率越高。
功耗（Power Consumption）：
- 动态功耗： ADC在采样和转换过程中会消耗动态电流。
- 采样时间的影响： 虽然采样时间本身消耗的功率相对固定（主要是给电容充电），但更短的采样时间允许更高的采样率。更高的采样率意味着单位时间内ADC被激活进行转换的次数更多，这会导致平均功耗增加。
- 间接影响： 如果系统需要高采样率，就必须使用较短的采样时间，这迫使ADC更频繁地工作，从而增加功耗。如果系统对采样率要求不高，使用较长的采样时间可以降低采样率，从而降低平均功耗（尤其是在连续转换模式下）。
- 结论： 追求高采样率（需要短采样时间）通常会导致更高的功耗。在低采样率应用中使用长采样时间有助于降低平均功耗。
对高频输入信号的响应：
- 理论影响： 在采样期间，输入信号理论上应该保持不变（采样保持）。如果输入信号频率非常高，在较长的采样时间内信号电压可能发生显著变化，这也会引入误差。
- 实际考虑： 对于大多数嵌入式应用中的SAR ADC，采样时间通常在微秒量级（例如，ADCCLK=14MHz时，10个周期约0.71us）。输入信号频率需要达到MHz级别，这个效应才会比较明显。在音频、传感器采集等常见应用中，这个影响通常可以忽略。更关键的限制往往是ADC本身的采样率（奈奎斯特频率）和抗混叠滤波器。
- 结论： 对于极高频率的采集，过长的采样时间可能引入误差，但这在标准应用中通常不是主要矛盾。短采样时间允许更高的采样率，这本身就能更好地处理更高频率的信号（满足奈奎斯特采样定理）。
如何选择合适的采样周期？
- 评估信号源阻抗（Rs）： 这是最关键的一步。计算或测量你的模拟信号源（包括前端电路，如分压电阻、传感器输出阻抗、运放输出阻抗等）的等效输出阻抗。
- 计算所需最小采样时间：
- 查阅你所使用的具体ADC型号的数据手册或参考手册。里面通常会提供一个公式或图表，告诉你给定源阻抗（Rs）、采样电容（通常固定）和目标精度（如12位精度需要的建立精度）所需的最小采样时间（t_samp_min）。
- 一个常见的简化公式是：
t_samp_min ≈ (Rs + R_adc) * C_adc * ln(2^N)，其中：
Rs： 源阻抗
R_adc： ADC内部模拟开关的导通电阻（数据手册会给出）
C_adc： ADC采样保持电容值（数据手册会给出）
N： ADC分辨率位数（例如12位）
ln(2^N)： 对于12位ADC约为8.32 (ln(4096))，14位约为10.4 (ln(16384))。
- 计算ADCCLK周期数： 将计算得到的最小采样时间
t_samp_min除以你的ADCCLK周期（1 / ADCCLK_Frequency），得到所需的最小ADCCLK周期数。选择的采样周期设置必须大于或等于这个计算值。
- 考虑目标采样率： 在满足精度要求（采样时间足够长）的前提下，如果系统需要高采样率，应选择能满足精度要求的最短采样周期（如5或6个周期）。如果采样率要求不高，可以选择更长的周期（如8或10个周期）以提供更大的阻抗裕量或略微降低功耗。
- 实验验证： 在PCB制作完成后，最好用示波器观察ADC输入引脚在采样期间的电压建立情况，或者给一个已知的稳定直流电压输入，测试不同采样周期设置下的转换结果，看是否达到预期精度。
总结：
特性 |
采样周期变短 (如 5 cycles) |
采样周期变长 (如 10 cycles) |
|---|
精度 |
降低 (对高阻抗源影响大) |
提高 (尤其对高阻抗源) |
转换速率 |
提高 (能实现更高采样率) |
降低 (最大采样率受限) |
功耗 |
可能增加 (因可实现更高采样率，更频繁工作) |
可能降低 (因最大采样率降低，平均激活减少) |
关键因素 |
要求低阻抗源 |
能适应高阻抗源 |
主要目的 |
追求高速采样 |
保证高精度 (尤其对弱驱动信号) |
因此，没有“最好”的采样周期，只有“最合适”的采样周期。你需要根据你的具体应用：
- 信号源阻抗有多大？
- 对转换精度的要求有多高？
- 需要多高的采样率？
- 功耗限制如何？
来权衡利弊，并通过计算和实验，找到满足精度要求的最短采样周期（以最大化采样率）或满足采样率要求的最可靠采样周期（以最大化精度）。 对于不确定的情况，从较长的采样时间（如10或8个周期）开始测试通常是更安全的选择。
举报
