我遇到了 IIC 问题。当 PWM 同时产生上升沿时， XMC™ （作为主机）似乎无法产生正 SCLK 相位。 结果，只产生了“8 个时钟”，这导致从设备卡在其 ACK 中并将 SDA 线永久拉低。
USIC 外围设备是否会受到干扰，导致其“吞噬”一半的 SCLK 相位 - 即丢失高电平相位
我正在使用 XMC4500F100F1024AC。
USIC2-Channel1 配置为以 IIC 标准模式运行（100 kBit/s）
U2C1.DOUT0/U2C1.SCLKOUT
P3.5 - SDA 上拉 10k 至 3V3
P3.6 - SCLK 上拉 10k 至 3V3
CCU41.OUT0
P2.5 - PWM 基频 20000kHz
我在勘误表中没有发现任何表明存在此类错误的内容。
