请问CYW20835在sleep mode的情况下，不进入SDS或HIDOF的情况下，底电流最低是多少？

关于CYW20835芯片在普通Sleep Mode（不进入SDS或HIDOFF深度睡眠模式）下的最低底电流（Sleep Current），根据其官方文档和数据手册，以下是关键信息总结：

1. 
   

   典型最低电流值：35 µA（微安）
   
   在典型配置下（关闭未使用外设，使用内部RC振荡器作为低频时钟源），Sleep Mode的底电流可低至35 µA。这是在保留RAM内容且保持部分功能可快速唤醒时的典型值。

   
   


2. 
   

   重要影响因素：  

   
   
   
   
   • 时钟源选择：
     
     使用内部32kHz RC振荡器（LFCLK_RC）而非外部晶振可节省约10-20 µA（外部晶振需额外电流）。  
   
   
   • 外设与IO配置：  
     
     
     
     • 未使用的外设（如ADC、PWM、串口）必须完全关闭。  
     
     
     • 所有未使用的GPIO应设为输出模式+固定电平（高或低），避免浮空输入导致漏电流。  
     
     
   
   
   • 电压调节器模式：
     
     使用芯片内置的LDO（默认）或DC-DC开关稳压器（若启用）。DC-DC模式在Sleep Mode下更省电（约降低5-10 µA）。  
   
   
   • 软件配置：  
     
     
     
     • 确保蓝牙协议栈已进入休眠状态（wiced_power_save()）。  
     
     
     • 关闭调试接口（如SWD）。  
     
     
   
   
   
   


3. 
   

   测试条件参考：  

   
   
   
   
   • 电压：3.3V  
   
   
   • 温度：25°C  
   
   
   • 配置：核心休眠，蓝牙广播/连接事件暂停，32kHz RC时钟运行，所有外设关闭，GPIO固定电平。  
   
   
   
   


4. 
   

   实测建议：  

   
   
   
   
   • 使用电流表串联在供电回路，监控精确电流。  
   
   
   • 运行Cypress提供的低功耗示例代码（如power_save例程），并逐步优化配置。  
   
   
   • 移除开发板外部元件：板上LDO、LED等可能增加额外功耗，建议在最小系统上测量。  
   
   
   
   

结论：

在最优配置下（内部RC时钟、DC-DC模式、GPIO固定电平），CYW20835的普通Sleep Mode底电流可降至35 µA（典型值），实际应用需通过软硬件调优达到此目标。若需更低功耗（如电池长期待机），仍需考虑周期性地进入深度睡眠模式（SDS/HIDOFF，电流可低至<1 µA）。

举报