CCG2 type-c to DP 在layout时的注意事项是什么，差分线阻抗多少欧？

以下是基于CCG2芯片设计Type-C转DisplayPort转换板时的关键Layout注意事项及阻抗要求，特别强调高速差分线的处理：

一、核心注意事项

1. USB Type-C连接器布局

• Pin脚分配：选用支持DP Alt Mode的全功能Type-C接口（如24-pin），确保对接CCG2的DP信号引脚（如USB SS TX/RX复用DP信号）。


• ESD防护：在Type-C的DP差分线入口处添加TVS二极管阵列（如SEMTECH的RClamp0542T），接地就近通过孔到PGND平面。


• CC引脚布线：为CC1/CC2配置独立走线（线宽≥0.2mm），远离高速信号以避免PD协议干扰。

2. DisplayPort输出接口

• HPD热插拔检测：HPD信号需串接100Ω电阻并加RC滤波（100Ω + 100pF），防止误触发。


• AUX通道布线：AUX_CH+/AUX_CH-需做50Ω单端阻抗控制，长度匹配在±2.5mm内。


• DP_PWR电源：+3.3V DP电源线宽≥0.3mm（1A电流），建议在端口处增加10μF陶瓷电容。

3. CCG2芯片布局

• 去耦电容配置：
  
  
  
  • VCCD电源：在芯片每个电源引脚旁放置1μF X7R陶瓷电容（0402封装），使用2-4个过孔直接下地。
  
  
  • VBUS高压：对5V VBUS路径并联10μF电解电容+0.1μF陶瓷电容。
  
  


• 晶振设计：24MHz晶体下禁止走线，外壳接地，并联1MΩ电阻加强稳定性。

4. 高速差分信号规则

• DP TX差分对（4组）：
  
  
  
  • 阻抗：100Ω ±10%（DisplayPort标准要求差分阻抗）
  
  
  • 等长误差：≤ ±5 mil（0.127mm）组内等长
  
  
  • 组间延迟差：≤ 0.5ps/mm（按0.5mm间距打地孔隔离组间串扰）
  
  


• USB SS TX/RX差分对：
  
  
  
  • 阻抗：90Ω ±10%（USB 3.1标准）
  
  
  • 长度匹配：组内误差≤±2.5mil，组间≤±50mil
  
  

5. 电源设计

• 层叠优化：
  
  
  
  • 建议4层板结构：TOP(L1)-GND(L2)-POWER(L3)-BOTTOM(L4)
  
  
  • L2层作为完整地平面，确保高速信号参考层连续
  
  


• 大电流路径：
  
  
  
  • VBUS线宽≥1.5mm（3A电流，铜厚1oz）
  
  
  • VCONN线宽≥0.5mm（0.5A电流），单点连接到Type-C
  
  

6. EMC及SI优化

• 信号完整性：
  
  
  
  • DP差分线避免90°拐角，使用弧形或45°走线
  
  
  • 非耦合长度≤ 3×线宽（防止模态转换）
  
  


• 串扰抑制：
  
  
  
  • DP与USB信号间距≥3倍线宽（≥0.6mm）
  
  
  • 相邻层走线正交，避免平行长距离走线
  
  

7. 热管理

• 在CCG2芯片底部放置2×2 mm²的热焊盘，阵列式过孔（φ0.3mm/孔径0.2mm）连接到GND层散热。


• 若功耗较高（＞1W），预留导热硅胶填充区域。

二、阻抗控制

注：最终阻抗需通过SI9000/Polar工具根据PCB厂商提供的具体叠层参数计算，并确认PCB厂能否加工控制误差在5%以内。

三、检查清单

1. 阻抗测试点：在每组DP差分线末端预留TP点（SMA连接器最佳）


2. DFM验证：要求厂商提供阻抗条测试报告，确认差分线实测阻抗在95-105Ω范围


3. 信号测试：使用示波器执行TDR测试验证阻抗一致性，眼图测试确保≥ 6.5 Gbps DP1.4 的余量


4. 固件兼容性：确认CCG2固件配置为DP Alt Mode（寄存器0x6E.bit7=1）

严格按照上述规则设计可避免常见的视频闪烁、协议握手失败及ESD损坏问题，特别需将DP阻抗控制在100Ω±5%为最优。

以下是CCG2芯片设计Type-C转DisplayPort（DP）接口的Layout注意事项及阻抗要求，分核心要点和详细操作建议：

一、关键注意事项

1. 
   

   差分对阻抗控制：

   
   
   
   
   • DP TX差分线（4组）：100Ω ±10%（DisplayPort标准要求差分阻抗）
   
   
   • USB3.1差分线：90Ω ±10%（用于USB协议协商）
   
   
   • AUX通道：单端50Ω阻抗
   
   
   
   


2. 
   

   高速信号布线规则：

   
   
   
   
   • 等长匹配：DP每组差分对内部长度误差≤ ±5 mil（0.127mm）
   
   
   • 组间延迟差：4组DP线长度差≤ 1 ps（约对应0.15mm长度差）
   
   
   • 最小弯曲角度：避免90°拐角，使用圆弧或45°走线（曲率半径≥3倍线宽）
   
   
   
   


3. 
   

   信号隔离与参考层：

   
   
   
   
   • DP与USB信号间距≥ 3倍线宽（建议≥0.5mm）
   
   
   • 差分线下必须有完整地平面（避免跨分割，重要！）
   
   
   
   


4. 
   

   过孔与回流路径：

   
   
   
   
   • 每对差分线过孔数量≤ 2个
   
   
   • 过孔旁加GND过孔（≤150mil间距）提供回流路径
   
   
   
   

二、电源与滤波设计

1. 
   

   CCG2供电：

   
   
   
   
   • VDD核心电源：10μF + 0.1μF陶瓷电容靠近芯片
   
   
   • VBUS（5V）：10μF电解电容 + 0.1μF陶瓷电容
   
   
   
   


2. 
   

   去耦电容布局：

   
   
   
   
   • 电容GND引脚直接打过孔到地平面（禁止共享过孔）
   
   
   • 电源入口处加磁珠（如600Ω@100MHz）滤除高频噪声
   
   
   
   

三、连接器与接口

1. 
   

   Type-C插座：

   
   
   
   
   • 必须选用支持DP Alt-Mode的24针全功能接口
   
   
   • CC1/CC2走线加ESD保护器件（TVS二极管）
   
   
   
   


2. 
   

   DP输出接口：

   
   
   
   
   • HPD（热插拔检测）线加100Ω电阻和100pF电容滤波
   
   
   • AUX通道串联100Ω电阻抑制反射
   
   
   
   

四、EMC与SI优化

1. 
   

   串扰抑制：

   
   
   
   
   • 相邻信号层走线正交（避免同向平行长距离走线）
   
   
   • DDR3内存等高速器件远离差分线（≥300mil间距）
   
   
   
   


2. 
   

   地平面完整性：

   
   
   
   
   • 禁止在关键信号区域铺铜（会破坏阻抗连续性）
   
   
   • 板边每隔λ/10（约300mil）添加GND过孔阵列
   
   
   
   

五、阻抗计算参考（FR4板材）

注：最终参数需使用Polar SI9000等工具根据PCB厂实际叠层调整

六、验证要求

1. 要求厂商提供阻抗测试报告（TDR测量确认100±5Ω）


2. 执行信号完整性仿真（HyperLynx等工具）：
   
   
   
   • DP眼图需满足VESA DisplayPort 1.4规范
   
   
   • 插入损耗≤ -3dB@3GHz（对应HBR2速率的8.1Gbps）
   
   

避坑指南

• 致命错误：USB差分线被误用于DP信号（二者阻抗不同！）


• 典型故障：阻抗不匹配导致DP蓝屏/闪烁（实测阻抗超110Ω时大概率发生）


• 解决方案：预留π型匹配电阻（0Ω默认，调试时换0-10Ω电阻调整）

严格按此规范执行，可确保DP接口稳定支持4K@60Hz输出。建议在首板调试时准备矢量网络分析仪（VNA）进行阻抗验证。

举报