TI论坛
直播中

陈存楼

8年用户 1264经验值
私信 关注
[问答]

请问DDC112U CLK的正确波形应该是什么样的?


  •   目前在使用DDC112UK采集数据, 在想办法降低电源纹波时发现CLK的波形对A/D读值会有影响.

    CLK是从MCU直接供过来的, 中间串了个10ohm电阻, 由于线路较长, CLK的上/下冲已有所圆滑.


    这个CLK是将MCU供过来时钟信号中间加了个RC(10ohm电阻+100pF)低通, 因此CLK更接近正弦波.
    我的MCU和DDC112U是独立5V供电的, 当系统全部其他条件都不变时, A/D读值会相差一倍, 请问, 正确的CLK波形应该什么样?
    谢谢

回帖(2)

訾存贵

2024-12-17 10:29:59
 10Mhz的系统时钟CLK吗?这个应该是个方波。
举报

张桂英

2024-12-17 18:09:02
DDC112U CLK的正确波形应该是一个干净的方波信号,具有清晰的上升沿和下降沿。方波信号的特点是其在高电平和低电平之间快速切换,没有过度的圆滑或斜坡。这样的波形有助于确保数据采集的准确性和稳定性。

根据您的描述,CLK信号在传输过程中受到了影响,导致波形变得圆滑,这可能是由于线路较长和RC低通滤波器的影响。为了改善CLK波形,您可以尝试以下方法:

1. 缩短线路长度:减少线路长度可以降低信号衰减和干扰,从而改善波形。

2. 使用差分信号:差分信号可以减少共模干扰,提高信号完整性。

3. 优化RC滤波器:调整RC滤波器的参数,使其更适合您的应用需求。例如,可以尝试使用不同的电阻和电容值,以获得更好的波形。

4. 使用高速数字隔离器:在MCU和DDC112U之间使用高速数字隔离器,可以减少信号干扰,提高信号完整性。

5. 检查电源纹波:确保MCU和DDC112U的电源纹波在可接受的范围内,以避免对CLK波形和A/D读值产生影响。

6. 检查地线布局:确保地线布局合理,以减少地线环路和干扰。

通过以上方法,您可以尝试改善CLK波形,从而降低电源纹波对A/D读值的影响。希望这些建议对您有所帮助。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分