求助，关于pcm1794a集成fir遇到的疑问求解

 问题1：它集成的fir，这个升采样说的8倍，那么在输入48k的时候就是48x8=384k，输入192时就是192x8= 1536khz。 是这样的吗？，不管输入大小，统一按8倍过采样？ 如果真实这样的话，我要考虑在外面自己做过采样了。
 问题2: 它的i2s接口，datasheet上说系统时钟sck要供给fir和da转换部分工作，所以在设计时钟方案时，只要保证sck的抖动就可以了？ bclk只要能正确采到值就不用管抖动？  如果真实这样的话，时钟方案需要改。

 1. 对于8× Oversampling Digital Filte，您的理解是正确的。
2. 对于SLCK和BCK，SCLK需要考虑更低的抖动。

问题1：关于PCM1794A集成FIR的升采样倍数

PCM1794A是一款高性能的音频DAC（数字模拟转换器），它确实具有集成的FIR（有限脉冲响应）滤波器。这个FIR滤波器的主要作用是将数字音频信号进行升采样和滤波，以提高音频信号的质量。关于升采样倍数，PCM1794A的FIR滤波器可以支持多种升采样倍数，包括2倍、4倍、8倍等。具体选择哪种升采样倍数，需要根据实际应用场景和需求来确定。

在您提到的例子中，输入48kHz的音频信号时，如果选择8倍升采样，那么输出的采样率将是384kHz；输入192kHz的音频信号时，如果选择8倍升采样，那么输出的采样率将是1536kHz。这种理解是正确的。但是，需要注意的是，PCM1794A的FIR滤波器并不强制要求统一使用8倍升采样，而是可以根据实际需求选择合适的升采样倍数。因此，如果您需要在外部进行过采样，可以根据实际需求来设计。

问题2：关于PCM1794A的I2S接口和时钟方案

PCM1794A的I2S接口是一种常用的音频接口，用于传输数字音频信号。在I2S接口中，有两种时钟信号：系统时钟（SCK）和位时钟（BCLK）。系统时钟（SCK）用于同步FIR滤波器和DAC转换部分的工作，而位时钟（BCLK）用于同步数据的采样。

在设计时钟方案时，确实需要保证系统时钟（SCK）的抖动尽量小，以确保FIR滤波器和DAC转换部分能够正常工作。至于位时钟（BCLK），只要能够正确采样到数据值，抖动的影响相对较小。但是，为了确保音频信号的质量，还是建议尽量减小BCLK的抖动。

综上所述，PCM1794A的FIR滤波器可以根据实际需求选择合适的升采样倍数，不一定非要使用8倍升采样。在设计时钟方案时，需要保证系统时钟（SCK）的抖动尽量小，而位时钟（BCLK）的抖动影响相对较小，但仍建议尽量减小。希望这些信息能够帮助您解决问题。