ADC的采样时钟ADCCLK由晶振提供，和FPGA提供，哪个比较好？

注意模拟供电，和数字供电分开供电即可，如果用同一个电源，隔离一下就可以了。

ADC与PFGA如果距离比较远，ADC可以采用晶振，如果比较近直接采用PFGA的CLK，两种选择都是可以的，后者成本低一点，只要没有干扰就行。
  

如果从干扰上看，我觉得用晶振比较好，选取一个比较干净的GDN, layout可以尽量靠近芯片。 从FPGA得到，都会用到同一个数字GND. 我觉得是可以不要隔离的。

在回答这些问题之前，我们先了解一下ADC（模数转换器）和FPGA（现场可编程门阵列）的基本概念。

1. ADC的DGND处理：
DGND（数字地）是数字电路的地线，用于连接数字电路的地。在电路设计中，DGND应该与模拟电路的AGND（模拟地）分开，以避免数字噪声干扰模拟信号。因此，ADC的DGND应该与FPGA的DGND相连，而不是与模拟电路的AGND相连。

2. 电源系统设计：
在设计电源系统时，我们需要考虑电源的稳定性、纹波和噪声等因素。根据您的描述，您有三组电源：±6V/GND1，+5V/GND2，+5V/GND3。以下是电源分配的建议：

- ADC：ADC通常需要稳定的电源，因此可以使用±6V/GND1作为ADC的电源。
- FPGA：FPGA可以使用+5V/GND2作为电源，因为FPGA通常需要较低的电压。
- 其他数字电路：可以使用+5V/GND3作为其他数字电路的电源。

请注意，这些分配仅作为建议，具体分配可能需要根据您的电路设计和需求进行调整。

3. ADC的采样时钟ADCCLK来源：
ADC的采样时钟ADCCLK可以由晶振提供或由FPGA提供。以下是两者的优缺点：

- 晶振提供：晶振提供的时钟通常具有较高的稳定性和精度，适用于对时钟精度要求较高的应用。但是，晶振的成本可能较高，且需要额外的电路来驱动ADC。
- FPGA提供：FPGA提供的时钟可以方便地与FPGA的其他功能集成，降低成本。但是，FPGA提供的时钟可能受到FPGA内部噪声的影响，导致时钟精度降低。

综上所述，如果您的应用对时钟精度要求较高，建议使用晶振提供的ADCCLK；如果成本和集成度是主要考虑因素，可以选择FPGA提供的ADCCLK。