有两个问题麻烦帮忙解答一下。
1、ADS1262/ADS1263datasheet,9.4.2节的”conversion latency“中有图蓝色框表示了”DRDY“脚高电平持续时间，参数“td(STDR)”是从开始到转换完成用的时间。紧接着有表“Table17”列出了不同数据输出速率下的”conversion Latency td(STDR)“有不同的时间值。我的问题是：这个DRDY高电平持续时间”converstion latency“不就是数据输出速率吗，同一个”DATA RATE“下，比如”4800SPS“，怎么会随着”SINC“阶数的不同而不同呢，那么既然”converstion latency“时间改变了，那么”DATA RATE“不也应该跟着变吗？
2、9.4.7.1节（P68页），讲到了“Read Data Direct”读取模式，“ The data readback operation must be completed 16 fCLK cycles before the next DRDY, or the old data are overwritten with new data.”看完这一节我对该操作模式的理解是，当“DRDY”或者“DOUT/DRDY”脚拉低之后就可以开始读取数据了，但是必须在16个fCLK之内读完，假设时钟选用最大值fCLK=8Mhz，那么16个fCLK就是125us * 16 ≈2us，就是说必须在2us内读完数据，是这个道理吗？我感觉留给读的时间太短了。我原本认为的是，DRDY拉底之后开始读取，只要在下一个DRDY拉底前读完就行了。
蓝色框表示了”DRDY“脚高电平持续时间，参数“td(STDR)”是从开始到转换完成用的时间。紧接着有表“Table17”列出了不同数据输出速率下的”conversion Latency td(STDR)“有不同的时间值。我的问题是：这个DRDY高电平持续时间”converstion latency“不就是数据输出速率吗，同一个”DATA RATE“下，比如”4800SPS“，怎么会随着”SINC“阶数的不同而不同呢，那么既然”converstion latency“时间改变了，那么”DATA RATE“不也应该跟着变吗？
