![]()
![]()
MCP3204 AGC
我使用3204EVM套件调试和测试AGC。用套件中的P23接口供电，外部IC提供MCLK, WCLK, BCLK, SDA, SCL，通过I2C设置寄存器, MIC从IN3L输入，后从HPL和HPR的AGC输出。现在我有几个问题:
1.我测试发现它有较大的白噪声，但是试了一下PGA模拟旁路没有太多的白噪声。有办法解决这个问题吗?
2.请教一下我用TLV320测得的压缩曲线，它刚开始MIC输入64，输出74，相当于增益了10（假定AGC最大增益设为10）。中间阶段按理来说没达到目标水平还是会加上AGC最大增益输出，但是测的曲线并没有，甚至开始压缩了。是哪里出问题了吗？就像下面的曲线:
下面是我使用的寄存器设置：
################################################ Software Reset################################################# Select Page 0w 30 00 00## Initialize the device through software resetw 30 01 01################################################################################################ Clock Settings# ---------------------------------------------#The input clock signal : MCLK = 11.2896 MHz,BLCK = 1.4 MHz, WCLK = 44.1 kHz################################################# Select Page 0w 30 00 00## NADC = 1, MADC = 2w 30 12 81 82###############################################################################################AGC###############################################w 30 00 00w 30 57 7Ew 30 56 A0w 30 58 64w 30 59 08w 30 5A 32w 30 5B 00w 30 5C 06############################################################################################### Enable Loopback Page 0 register 29################################################# Loopback enable for stereo audio dataw 30 1D 30################################################################################################ Signal Processing Settings################################################# Select Page 0w 30 00 00## Set the ADC Mode to PRB_P1w 30 3d 01################################################################################################ Initialize Codec################################################# Select Page 1w 30 00 01## Disable weak AVDD in presence of external# AVDD supplyw 30 01 08## Enable Master Analog Power Controlw 30 02 00## Select ADC PTM_R4w 30 3d 00## Set the input powerup time to 3.1ms (for ADC)w 30 47 32## Set the REF charging time to 40msw 30 7b 01################################################################################################ Recording Setup################################################# Select Page 1w 30 00 01#MICBIASw 30 33 50# Route IN3L to LEFT_P with 10K input impedancew 30 34 04#w 30 36 04#w 30 37 00#w 30 39 00#w 30 3b 0cw 30 3c 0c## Select Page 0w 30 00 00## Power up LADC/RADCw 30 51 c0## Unmute LADC/RADCw 30 52 00################################################################################################ Clock Settings# ---------------------------------------------# The input clock signal : MCLK = 11.2896 MHz,BLCK = 1.4 MHz, WCLK = 44.1 kHz: MCLK = 11.2896 MHz,################################################# Select Page 0w 30 00 00## NDAC = 1, MDAC = 2w 30 0b 81 82################################################################################################ Signal Processing Settings################################################# Select Page 0# w 30 00 00## Set the DAC Mode to PRB_P8w 30 3c 08################################################################################################ Playback Setup################################################# Select Page 1w 30 00 01## De-popw 30 14 25## Route LDAC/RDAC to HPL/HPRw 30 0c 08 01## Route LDAC/RDAC to LOL/LORw 30 0e 00 00## Power up HPL/HPR and LOL/LOR driversw 30 09 30## Unmute HPL/HPR driver, 0dB Gainw 30 10 00 00## Unmute LOL/LOR driver, 0dB Gainw 30 12 00 00## Select Page 0w 30 00 00## DAC => 0dBw 30 41 00 00## Power up LDAC/RDACw 30 3f d6## Unmute LDAC/RDACw 30 40 00################################################
更多回帖
