FPGA|CPLD|ASIC论坛
直播中

jf_07781404

1年用户 4经验值
擅长:可编程逻辑
私信 关注

quartus的LVDS_RX IP的输入与实际传入相应的数据配置关系是什么？图像数据需要的时钟为147M而IP核设置的为70M时钟？

本帖最后由 jf_07781404 于 2024-8-21 17:51 编辑




更多回帖

0 0 1

相关帖子

FPGA QuartusⅡ IP
发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分