我使用 CYT2B98、CYTVII-B-E-176-SO 和 CYTVII-B-E-BB EVB 进行了测试。
在 SDL ADC 示例代码上测试 ADC0 和 ADC2 函数时发现问题 TLE9243QK_BASE_BOARD 。
（SDL/TVIIBE2M/examples/ADC/PhysicalChannel_to_differentLogicalChannel_to
根据启用还是禁用 ADC2，ADC0 的行为会有所不同。
-ADC2 禁用：ADC0 转换数据正常。
-启用 ADC2：ADC0 转换数据异常。
详情如下。
- SDL adc 示例代码通过电位计读取 ADC 的电压，然后根据模数转换数据打开 LED。
启用 ADC2 时，ADC0 转换数据异常，并确认 LED 行为异常。
- 目前，ADC0 和 ADC2 的 PERI_CLK 设置为 13.3MHz（与 ADC 示例相同）
我确认通过将 ADC0 PERI_CLK 降至 6.66MH，问题已得到解决。
（即使启用了 ADC2，ADC0 转换数据也正常）
问题 1) 是否会出现上述问题，同时使用 ADC0 和 ADC2 时是否有任何限制？ 经证实，无论是否激活 ADC0，ADC2 都能正常运行，但似乎只有 ADC0 受到 ADC2 的影响。
问题 2) 同时使用 ADC0 和 ADC2 时，对 PERI_CLK 有什么限制吗？（仅使用 ADC0 时，即使 PERI_CLK 设置为 13.3MHz，它也能正常运行）
测试方法
1. MULtiCH_CONNECT_PCB JP2.9 （P6.0： CYTVII-B-E-BB EVB 的 ADC[0]_0） 到 J89 （ADC_POT） 引脚。
2. 控制CYTVII-B-E-BB EVB的POT1时，USER_LED工作
测试代码（它与 SDL adc 示例几乎相同）
1。每时钟设置 ADC0、ADC2
2。ADC0 初始化
3.在 for 循环中每 5 秒执行一次 ADC2 初始化/去初始化操作。
（可以通过修改第 86 行来测试 ADC0 每时钟的变化。）
