您好！关于AD6655评估板的配置使用问题：我是通过
FPGA的I/O口与SPI
电路的CSB、SCLK、SDI口相连接来驱动AD6655的，I/O口的电平标准是3.3VLVTTL模式，驱动程序是按照串行端口接口的时序要求来写的，选用的时钟是150MHz的晶振。按我的理解，I/O的输出电压满足了管脚的驱动电压值：高电平输出电压1.22V~3.6V，低电平输出电压0~0.6V，又满足了时序的要求，我配置寄存器的值的话，分频比会发生变化的。问题是通过DCOA口测出的频率值一直是75MHz，请问是什么原因？
