电路设计论坛
直播中

陈燕

7年用户 1108经验值
私信 关注
[问答]

请问这个电路对吗?为什么DCO、FCO没有输出?


CLK+ CLK- 是10MHz时钟,幅度在1.6v和0.5v都试过
1、为什么DCO、FCO没有高于CLK+clk-五倍的时钟输出呢?
2、为什么不接CLK+ CLk-时钟的时候,片子的电平就是1.7V的呢?(电平是1.8V,和电源ADD之间量过没有短路)
谢谢

更多回帖

发帖
×
20
完善资料,
赚取积分