EVAL-AD9613采样时钟叠加到了输入信号里有影响吗？

使用贵司CN0252的前端设计用在AD9613上，测试时在ADC输入端发现时钟叠加到了输入信号上；从采样值上看，该叠加信号会影响采样精度（从增益0.511偏差到0.53左右）。同时使用贵司的EVAL-AD9613评估板测试，J506输入250MHz采样时钟；也能复现该问题，见图示。
1、请问该现象如何解释？
2、有无消除该影响并提高测试精度的方案？