编写的AD7768它的drdy时有时无，而且drdy跟dclk的时序完全是乱的怎么解决？

编写的AD7768它的drdy时有时无，而且drdy跟dclk的时序完全是乱的。

上面的是我以posedge dclk计数的cnt,
下面的是我以posedge drdy计数的cnt，
时序有点乱，我这边是采用引脚控制的