Core Tile用户指南

核心瓦片必须与在FPGA中实现系统和内存控制器的逻辑瓦片(或IM-LT3)结合使用。
瓷砖产品上的通板连接器允许堆叠多个系统。
核心瓦片和逻辑瓦片的多种组合可用于创建多处理器系统。
核心瓦片和逻辑瓦片没有电源或JTAG接口。
瓦片必须堆叠在提供电源和JTAG连接的接口模块或底板上。
核心瓷砖需要一个参考时钟(或多个时钟)，由连接的逻辑瓷砖或底板提供。