本节介绍循环模型编译器响应不受支持或被忽略的构造的行为。
一般而言，Cycle Model Compiler支持Verilog和SystemVerilog语言的大部分可合成子集。
如果周期模型编译器遇到不受支持的构造，则它：
·发出警告并继续，或·发出警告或错误并退出。
在报告错误的情况下，必须通过重建移除有问题的构件。
在报告警报的情况下，必须修复构造或将警报降级。
有关降低警报严重性的信息，请参阅《周期模型编译器用户手册》(101050)中描述的编译器指令。
如果周期模型编译器遇到被忽略的构造，它可能会发出消息，也可能不会发出消息，并将继续编译。
忽略构造对生成的周期模型没有影响。
