【verilog每日一练】if_else语句的嵌套用法 - FPGA开发者技术社区 - 电子技术论坛 - 广受欢迎的专业电子论坛
分享 收藏 返回

Mill 关注 私信
[问答]

【verilog每日一练】if_else语句的嵌套用法

请用if_else嵌套语句实现:d的值为a,b,c三个数取其中最大数值

image.png

回帖(12)

Mill

2023-8-9 10:54:14

最佳答案


解析:if语句和else语句均支持嵌套用法

hehung

2023-8-9 13:09:28
begin
  if (a > b)
  begin
    if (a > c)
        d <= a;
    else
        d <= c;
  end
  else
  begin
    if (b > c)
        d <= b;
    else
        d <= c;
  end
end

jf_84491108

2023-8-9 14:01:43
module max_value(  
    input a,  
    input b,  
    input c,  
    output reg d  
);  
  
    always @(*) begin  
        if (a > b) begin  
            if (a > c) begin  
                d = a;  
            end else begin  
                d = c;  
            end  
        end else begin  
            if (b > c) begin  
                d = b;  
            end else begin  
                d = c;  
            end  
        end  
    end  
endmodule

zealsoft

2023-8-9 15:16:19
    if (a > b) begin
        if (a > c) begin
            d <= a;
        end else begin
            d <= c;
        end
    end else begin
        if (b > c) begin
            d <= b;
        end else begin
            d <= c;
        end
    end

更多回帖

×
发帖