dsm是支持反向注释(定时精确)的
仿真模型，可以包含在目标HDL模拟器的范围内。每个DSM都特定于一个模拟器和主机平台。的体系结构和功能完全匹配ARM核心设计。ARM通过对整个DSM进行认证来确保这一点关联的架构验证套件(AVS)和设备验证套件(DVS)
ARM内核。
直接从ARM核心RTL设计衍生而来的dsm能够与之一起工作广泛的行业标准Verilog和VHDL模拟器，并可以接受定时通过模拟器上的SDF注释工具获取数据。DSM执行速度
范围为每秒5 - 500个周期，取决于模拟器的接口效率以及它被实例化的设计的复杂性
