近期帮做芯片的同行看一份LPDDR4的Compliance测试数据，想看看是否有机会优化信号品质，报告中体现的问题很有代表性，整理记录下来。
一、 测试数据
这是一份LPDDR4 Read Mode的报告，测试的信号为CLK_t/c DQS_t/c & DQ这三组信号， 下面这张图是使用33GHz示波器运行LPDDR4 Compliance的数据表格，Fail了很多项目，下面针对Fail项目来一项项分析。
二、 数据分析
开始分析前，我们先确认这确实是Read Mode的分析报告，下图是开始分析前抓的Waveform， DQS 和 DQ 相位是edge-aligned，符合Read Mode特征（这张图里还有其他线索，常分析DDR信号的同行可能已经发现，下面会讲到）
而且此测试专门设计了LPDDR4 Interposer，测点在Interposer上 （现在很多设计采用盲埋孔设计，如没有Interposer将信号引出来，都无法探测到待测信号）
a. SRQdiffR & SRQdiffF
这测试的是DQS信号上升下降沿的斜率，从测试数据和下面的波形看，沿稍稍偏慢，这是可以优化的方向，需要读读芯片Datasheet，看看是否有寄存器可以增强发射强度，加快沿的斜率， 说不定还能优化波形中黄圈里的类似Ringback的现象（因同行是做芯片设计的，对芯片寄存器设置很有经验，这部分他们是专业的）
b. DQS/DQ间的时序
测试数据如下，可以看出with DBI和without DBI 测试数据是一模一样的，DBI（Data Bus Inversion）， 测试时需要实际查看寄存器 MR3-OP［6］，确认是否有Enable DBI，对应选择测试项目
针对Fail的tQH，查看报告中的细节图片，可以看出DQ信号在连续的数据0后的第一笔1，电平幅度相比后几笔数据要低，也可以看看是否能增强信号发射强度，优化这一笔数据的可能
单从上面这张波形图来看，对比下图LPDDR4的spec，M2 Marker选择的测点电平看起来是偏高了一点，看下图Spec，测点理论在50%左右，大概率应该落在小黄圈内，测试的时间应该是要比Table里列出的908.1mUI要大（这里因没有示波器上的阈值设置信息，仅仅从测试报告来分析数据）
c. tRPRE&tRPST
下面分别是这两个参数的测试数据，和tRPRE对应的测试波形
下图是LPDDR4 Spec中对tRPRE的定义
这时来看上面提到过这一张图，从上到下分别是CK/DQS/DQ， DQS的相位明显对不上，差了180度。示波器一致性测试程式，按照Spec定义抓取第一笔为低脉冲的波形，抓到的波形并不是Preamble 状态
如果相位翻转过来，测试的tRPRE&tRPST分别对应的是上图粉色区域，比对Criteria不会Fail，这里有2个可能性，1是差分信号探测时没有正确对应连接，应该是要DQS_t接差分信号正端，DQS_c接差分信号负端，2是设计时信号接反了，这就是大问题了。
同行确认的情况是差分探棒没接错，线路上t/c连接也是对的，这时能怀疑的对象就只能是Interposer了，联系Interposer厂商，回复黄色圈内信号C&T标反了，报告中正是测试的这其中一组DQS（Interposer的设计对测试也是至关重要），
DQS接对后的相位如下，这种情况下测试这两个参数应该就不会有问题了
d. tQW_total
同样带不带DBI要依实际寄存器选择，这个项目测试的是DQ output window
time，可以理解为眼宽，通过累积DQ waveform来进行测量，同行自己分析是总线上运行的业务量大，
电源的品质不佳也可能影响到，我就不多分析了。能看到这个位置的读者，应该也是对信号分析很有兴趣，会有自己的判断。这么枯燥的资料不是做这行的，也看不下来。
三、总结
我们做信号测试时，务必要正确对应连接差分信号的正负，不是以正负来区分的差分信号，也需要明确探棒正负分别接的是哪个信号，接反会直接影响到待测信号的相位，让测试的时间参数异常。
原作者：依希2020 chillyhu
