TTL集成电路中输入端若悬空(什么都不接)代表此输入端输入高电平(逻辑1),但在实践中,由于工艺、玷污等原因未接的输入端很容易碰到其他信号线,导致输入错误信号,所以建议楼主在设计电路的时候根据电路要求给不用的输入端接高电平或地。
或
非门的任一输入端(或多端)为高电平(逻辑“1”)时,输出就是低电平(逻辑“0”);只有当所有输入端都是低电平(逻辑“0”)时,输出才是高电平(逻辑“1”),要想闲置端不影响电路,就得使它始终为低电平,因此闲置端应接地。
TTL集成电路中输入端若悬空(什么都不接)代表此输入端输入高电平(逻辑1),但在实践中,由于工艺、玷污等原因未接的输入端很容易碰到其他信号线,导致输入错误信号,所以建议楼主在设计电路的时候根据电路要求给不用的输入端接高电平或地。
或
非门的任一输入端(或多端)为高电平(逻辑“1”)时,输出就是低电平(逻辑“0”);只有当所有输入端都是低电平(逻辑“0”)时,输出才是高电平(逻辑“1”),要想闲置端不影响电路,就得使它始终为低电平,因此闲置端应接地。
举报