前言串口是嵌入式中最常用的通讯方式,这一篇测试串口的收发。
过程工程见
1_Verilog14_uart_loopback_topprjuart_loopback_top.pds
代码参见第二十一章 UART串口通讯实验,参考文档中已经解释的很清楚了，不再详叙述。
我们看到有3个模块,分别实现发送,接收和顶层实例发送接收模块实现loop
可以查看模块框图如下
IO约束如下
对应原理图如下,P1要短接
生成bit文件下载,
接上USB UART线，PC上串口终端设置为115200-8-n-1
总结文档描述非常详细,参考文档即可, 本篇从源码可以了解边沿检测等典型代码。
