EAGLE
FPGA 在生产过程中为每块芯片提供一个唯一的 64 位 DNA 数据，这个数据不能被修改和擦除，用户可以利用 DNA 进行用户设计保护。TD 软件将提供 IP 接口，使用户读出 DNA 数据。如图1 和图 2 所示。usr_dna_in 为移位数据输入，用于接口测试使用。dna_clk 时钟频率范围 0~20MHz，dna_shift 建议采用时钟下降沿送出，保证时序要求。如图 2 所示，用户可以使用自定义位宽和数值移入该模块，该模块会自动移出 64bit 的 DNA 的数值，D0~D63 为移出的 DNA 数值，UD0~UD3 为用户自定义移入该模块的数值。
