电路设计论坛

靓仔峰

9年用户 1165经验值

擅长:可编程逻辑

私信关注

[资料]

用于高性能MCU上的代码下载与执行的TM4C129参考设计

描述
此参考设计展示了如何实现异步并列式闪存和 SRAM 存储器并将其连接到性能微控制器 TM4C129。通过在主机总线 16 模式下使用 EPI 接口并提供用于连接 1Gbit-8Mbit 范围的 16 位并列式闪存和 16Mbit 16 位并行式 SRAM 的多种芯片选择来构建此实施，开发人员便可将代码和数据空间扩展到 TM4C1294 微控制器最大内部存储器的范围之外。

特性

通过 60MHz 外设接口 (EPI) 将可用存储空间扩展到 1Gbit 16 位闪存和 16Mbit 16 位异步 SRAM，适用于存储密集型应用
专为（前身为 tiva MCU）EK-TM4C1294XL Connected LaunchPad 而设计
为通过 EPI 的并列式闪存现场编程提供串行启动加载程序
支持对连接到 EPI 的闪存和 SRAM 进行检测
可将闪存大小设计从 64Mbit 扩展为 1Gbit
源代码包含 Code Composer Studio 项目示例

用于高性能 MCU 上的代码下载与执行的并发并行 XIP 闪存和 SRAM 设计参考设计.zip (2022-9-16 08:17 上传)

45.17 KB, 下载次数: 0

更多回帖

相关帖子

SRAM存储器 TM4C1294

×

20

完善资料，
赚取积分