请大神帮忙分析一下

这个是个三极管驱动Pmos导通的电路，vcc _set 拉高时候三极管导通然后PMOS的G极接地，VGS负压导通，vcc _set 拉低时候三极管导不通此时VGS电压为0 PMOS不导通，此时没有电压应该正常的

延时电路这样设置当然会影响输出电压,就会影响输出控制,需要在信号控制输入前控制好电平大小的阈值,适当调整好控制电压,就可以避免出现这样的问题.