在FPGA开发板上实现优先编码器的设计

1、组合逻辑基础之优先编码器设计

组合逻辑基础

在之前的文章中已经介绍过了安路EG4S20 FPGA开发板以及TD工具的使用，从这篇文章开始，我们将介绍和分享一系列的基础实例，期望能帮助大家逐步走近FPGA。数字逻辑电路分为组合逻辑电路和时序逻辑电路，组合逻辑电路的输出仅取决于当前的输入，其逻辑功能的实现不需要时钟的参与，因此弄清楚组合逻辑电路的输入输出关系尤为重要。这次的文章将通过几个基础的实例介绍FPGA开发板上组合逻辑电路的实现，这些实例包括在数字逻辑设计课程中所熟知的部分中规模集成电路：优先编码器、多路复用器以及加法器，最后还将介绍算术逻辑单元ALU的实现。

优先编码器

实验原理

在数字系统中，有时候需要将输入的数据信息变换为某种特定的编码输出，编码器便是实现这一编码功能的逻辑电路。编码器的逻辑功能是将输入的高低电平信号转换为二进制编码输出，通常是将多比特的输入数据转换为少比特的二进制编码输出。而另一个常用的组合逻辑电路有译码的功能，即译码器，其逻辑功能是编码的逆过程，通常是将少比特的输入编码翻译为多比特的数据信息输出。由于两者的实现方式非常类似，这里仅以编码器中的优先编码器为例介绍一下其在FPGA开发板上的实现过程。