ARM技术论坛
登录
直播中
mintsy
9年用户
1573经验值
擅长:MEMS/传感技术
私信
关注
[问答]
DDR3内存的复位都是由ARM CPU控制的吗
开启该帖子的消息推送
DDR3
ARM
上电复位
ARM SOC的上电复位,DDR3内存的复位都是由ARM CPU控制的吗?求大神解答
回帖
(1)
李明
2022-8-3 14:15:44
CPU和memory controller都有独立的reset 信号,一般来讲,系统也是有能力对CPU和MC的reset分开进行控制的。MC的reset是由CPU控制还是由系统的其它master或者是hardware来控制,取决于系统的设计。
CPU和memory controller都有独立的reset 信号,一般来讲,系统也是有能力对CPU和MC的reset分开进行控制的。MC的reset是由CPU控制还是由系统的其它master或者是hardware来控制,取决于系统的设计。
举报
更多回帖
rotate(-90deg);
回复
相关问答
DDR3
ARM
上电复位
DDR3
的CS信号接地问题
2016-11-25
10305
DDR3
SDRAM的简单代码如何编写
2019-05-05
3138
与Kintex 7的
DDR3
内存
接口
2020-04-17
1936
怎么在LL2和
DDR3
上用malloc同时动态分配
内存
2018-06-21
3663
怎样对
DDR3
芯片进行读写
控制
呢
2021-08-12
2130
树莓派
3
的
内存
是不是
DDR3
的?
2016-03-26
6761
FPGA怎么对引脚进行分块?
DDR3
与FPGA的引脚连接
2021-11-29
8382
详解
DDR
4和
DDR3
的区别在哪里?
2021-06-18
3931
DDR3
命名
2017-06-15
3067
请问如何测试
ARM
外接
DDR
2的正确连接?
2020-06-17
2368
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分