网表
仿真比 RTL 仿真慢，但是，可以发现设计中的约束问题和异步问题。 “线与”逻辑是两个输出信号相连可以实现“与”的功能；可以用 OD、OC 门来实现“线与”。 芯片制造中，工艺节点 7nm 代表 Gate 栅极宽度。 false_path 是设置异步路径的，异步复位需要检查 recovery
time 和 removal time。 generate 是语句可以被综合的。 带符号的 6 比特数据，其赋值范围为 -32~31，注意，补码比原码和反码多表示 1 个负值，即 -32，[+31] 补...
