FPGA|CPLD|ASIC论坛
直播中

dididi1

4年用户 7经验值
擅长:接口/总线/驱动 EDA/IC设计 EDA/IC设计 接口/总线/驱动
私信 关注
[问答]

ARM和CPLD通过SPI通讯,CPLD输出数据不稳定

SPI通讯过程中,上位机控制ARM向CPLD发送16位数据,高位为写控制位(写:1,读:0),最低位为CPLD的I/O开关的控制(开:0,关:1),中间14位是I/O编号的数据。
下载.png
每次通过上位机回读时,假如设置某一I/O口打开,多次连续回读时,会偶尔出现返回的I/O值(mosi_data[0])为1的情况,代码如下,这可能是什么问题呢?
下载 (1).png

  • SPI_CPLD_20210727.png
已退回5积分

回帖(2)

王浩

2021-7-27 18:51:37
请版主解答一下
举报

卿小小_9e6

2021-7-27 21:06:00
请看一下代码关于复位的处理,初步怀疑你读出来的1是复位时的1。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分