世界级专家为你解读：晶圆级三维系统集成技术

`三维集成系统正在快速增长，它涉及众多不同技术新兴领域，目前已出现诸多大有希望应用于三维集成的新技术。本文将对其中的一项技术进行系统介绍。为了实现三维结构的体积最小化和具有优良电性能的高密度互连，我们将采用穿硅通孔（TSV）用于晶圆级堆叠器件的互连。

   该技术基本工艺为高密度钨填充穿硅通孔，通孔尺寸从1μm到3μm。用金属有机化学汽相淀积（MOCVD）淀积一层tiN薄膜作为籽晶层，随后同样也采用CVD工艺淀积而成的钨膜的扩散势垒层即可实现具有大纵宽比（HAR）ICV的金属填充。堆叠器件的未来应用还需要铜填充TSV以优化电学性能。所谓的ICV-SLID技术可用于制作三维器件的堆叠。这项工艺非常适合应用于产品的低成本高效率生产，包括高性能应用，如三维微处理器和高度小型化的多功能系统，传感器之间的节点、存储器数据处理与传输（eGrainsTM, eCubesTM）等。 推动三维系统集成技术发展的关键因素
从总体上看，加速三维集成技术应用于微电子系统生产的重要因素包括以下几个方面：
• 系统的外形体积：缩小系统体积、降低系统重量并减少引脚数量的需求，
• 性能：提高集成密度，缩短互连长度，从而提高传输速度并降低功耗，
• 大批量低成本生产：降低工艺成本，如混合技术等，
• 新应用：如超小无线传感器系统等。

   与系统芯片（SoC）相比，这种新方法是一种能将不同优化生产技术高效融合在一起的三维系统集成技术。此外，三维集成方法还可能用于解决由信号传播延迟导致的“布线危机”，不管是板级的还是芯片级的，其原因是这种方法可以实现最短的互连长度，而且还省去了受速度限制的芯片之间及芯片内部互连。

   低成本制作潜力也是影响三维集成技术未来应用的主要因素。当前，系统芯片的制作主要依靠单片集成来嵌入多种工艺。但这种方法有很多缺陷，如复杂性达到最高程度时会使分片工艺非常困难，从而导致总系统“制作成本爆炸性”提高。与之相比，采用适当的三维集成技术可以将MEMS和CMOS等不同的最佳基础工艺有机结合起来，通过提高产品合格率和小型化程度，发挥该技术低成本制作的潜力。与单片集成SoC相比，采用最佳三维集成技术制作的器件堆叠（如控制器层和存储器层等）会使生产成本显著降低。此外，采用该技术还有望实现新型多功能微电子系统，如分布式无线传感器网络应用的超小型传感器节点等（图1）。

   目前采用三维集成技术已显得十分必要，其原因是三维集成技术具有下列诸多的相关优点：可显著减小系统体积、降低功耗、提高可靠性、缩减制作成本，完全可满足大批量生产的市场要求等。
三维集成概念
目前有多种不同的先进系统集成方法，主要包括：
• 封装上的封装堆叠技术，
• PCB(引线键合和倒装芯片)上的芯片堆叠，具有嵌入式器件的堆叠式柔性功能层，
• 有或无嵌入式电子器件的高级印制电路板（PCB）（图4）堆叠，
• 晶圆级芯片集成，
• 基于穿硅通孔（TSV）的垂直系统集成（VSI）。
   三维集成封装的一般优势包括：采用不同的技术（如CMOS、MEMS、SiGe、GaAs等）实现器件集成，即“混合集成”，通常采用较短的垂直互连取代很长的二维互连，从而降低了系统寄生效应和功耗。因此，三维系统集成技术在性能、功能和形状因素等方面都具有较大的优势。
用于三维集成的先进晶圆级技术
   晶圆级封装技术已在许多产品制造中得到广泛应用。

   目前正在开发晶圆级封装的不同工艺技术，以满足在提高性能和增加功能的同时还能达到减小系统体积，降低系统功耗和制作成本的要求。

   要实现预期的晶圆级封装开发目标需要完成下列几项主要任务：
• 采用薄膜聚合物淀积技术达到嵌入器件和无源元件的目的
• 晶圆级组装-从芯片至晶圆，包括硅（存储器，μp）、MEMS、Ⅲ-V族化合物（InP、GaAs）和SiGe器件等
• 综合屏蔽（射频和功率）
• 功能层集成（执行器、传感器、天线等）
• 能量存储器与转换器的集成
• 穿硅通孔（TSV）的形成与金属化、晶圆减薄与调整粘接技术
• 光学芯片-芯片互连

   无源元件（电阻、电容和电感等）的集成就是一个实例。与采用CMOS工艺将这些器件集成起来的方法相比，三维集成是一种很好的替代方法，它可以取代表面贴装元件（SMD）的方法。通过利用“再分布技术”可将无源元件有效地集成在芯片表面。图2为采用薄膜工艺和金属（铜）聚合物-金属（铜）结构来实现滤波器集成的实例。

未来，各种不同的三维集成概念都将在晶圆级得以实现。在“晶圆级薄型芯片集成（TCI）方法”的使用过程中，要在聚合物介质层中嵌入减薄型芯片（其厚度小于20μm）来实现互连，其聚合物介质层上需要制作具有改良性能的多层薄膜布线或晶圆级再分布层（RDL）。可将具有或没有穿硅通孔（TSV）的硅插入介质用作载体，将薄芯片以面朝上的方式嵌入到聚合物层中。可以看出，载体的顶部还具有面朝下贴装器件的潜力（图3）。

采用功能性插入介质叠层（图4）的方法可以实现极其复杂的超小型化电子系统，如传感器节点和“eGrains”等，其互连长度可以显著缩短，同时还可实现较高的小型化。采用这种方法可体现的一个重要优点，就是无源元件与有源芯片之间的距离可以非常近，所产生的寄生效应还可降至最低限度。而且同时还能进行大批量低成本制作。

垂直系统集成
垂直系统集成（VSI）的实现可以采用标准的硅晶圆工艺（主要是生产线的后道工艺）对带有可以自由定位穿硅通孔的堆叠型减薄器件衬底（Si）进行粘接和高密度垂直片内布线（图5）。采用VSI-TSV方法可以将互连线缩至最短，而且还可实现最充分的z轴连接。目前业内已公认TSV技术具有多种潜在优势，主要包括：

A）连接长度可以做得很短，只相当于芯片的厚度，因此在对功能部件单元进行堆叠处理时就可以用垂直堆叠的方法取代水平堆叠，充分发挥这种技术所具有的潜力，显著降低部件单元之间的平均互连长度。

B）可以实现高密度、大纵宽比连接，从而完全可以在硅片内部插入极其复杂的多芯片系统，其实际封装密度要比目前采用的高级PCB-MCM好许多倍。

C）可以将平面外的逻辑功能部件拉得更为接近以避免RC长延迟和面内互连等问题。

   利用穿硅通孔互连实现三维集成结构需要采用的主要工艺技术包括：
• 制作具有大纵宽比（高于10）的通孔，
• 淀积隔离层、阻挡层和籽晶层，
• 通孔金属填充与线条的再分布（RDL），
• 晶圆减薄处理，
• 薄晶圆控制与转移工艺，
• 晶圆/芯片对准与调整粘接。

   对封装工业而言，这类三维集成技术大多是新兴技术，因此就需要一种FE/BE基础结构。这也是三维IC结构当前仍处在研发阶段的主要原因，即使是最大的IC制造公司也同样面临这一问题，但这些三维集成技术都已被作为一种有潜力的方法受到了广泛的关注和高度重视。

   目前，TSV互连面对的许多技术问题和挑战尚未得到全面解决，还需在许多技术中做出选择，这些技术包括：
• 工艺集成：先制作通孔或最后制作通孔，
• 通孔填充：材料（如多晶硅、铜、钨、导电聚合物等）和技术（如电镀、CVD聚合物涂覆等），
• 晶圆级组装：芯片-芯片、芯片-晶圆或晶圆-晶圆，
• 粘接：焊接、直接铜-铜胶粘、直接熔化等。

`

wangka

2011-12-2 11:56:18

ICV-SLID技术
所谓的“芯片内部通孔（ICV）-SLID概念”是一种非常实用化的芯片-晶圆堆叠方法。首先要从完全工艺处理的晶圆开始。在完成晶圆级测试、减薄和分片之后，即可将晶圆最上面的合格芯片与晶圆最下面的合格芯片对齐并粘接在一起。在整个垂直系统集成工艺过程中，这只是芯片级的一步工艺。随后的垂直金属化处理工艺也是晶圆级。通常情况下不需要完成额外的堆叠级工艺步骤。

ICV-SLID概念就是利用非常薄的焊点(如铜/锡)对芯片的上面和晶圆的下面进行金属键合，通过固体-液体互扩散（SLID）达到电互连和机械互连的目的。ICV-SLID概念是一种非倒装概念。被加上去的芯片的上面就是它堆叠到衬底上之后的上面。在减薄工序之前要完成全部穿硅通孔工艺——形成通孔并对其进行金属化处理。其优点在于之后只需将分离的合格芯片堆叠到底部的器件晶圆上，即完成了三维集成工艺流程的最后一步。作为一个完整的模件概念，它可以形成多个器件堆叠。图6为垂直集成电路断面结构原理图，它非常符合模件“反面-正面”的概念，而且还可据此推测出下一级芯片堆叠的情况。

   ICV-SLID工艺流程最基本的一步就是芯片内部通孔的形成。通孔刻蚀、横向隔离与金属填充都是采用标准厚度在晶圆上完成的，因此芯片内部通孔制作工艺的合格率一般都很高。

   用标准的金属化（铝或铜）工艺将芯片的内部通孔与器件的接触布线相连接，形成金属化芯片内部通孔的工艺流程为，首先在完成制作工艺并测试好的器件晶圆上用干法刻蚀（DRIE）工艺制备出典型直径为1-3μm的芯片内部通孔，对通孔进行钝化处理，然后制作多级介质层，随后完成深硅挖槽刻蚀。实现横向通孔隔离需要采用高保角CVD淀积O3/TEOS-氧化物层，芯片内部通孔的金属化要采用MOCVD淀积钨金属层（MOCVD-TiN用作势垒层），金属插塞的形成需要对背面进行刻蚀处理。钨填充芯片内部通孔与器件最上面金属层的横向电连接是采用标准的铝金属化工艺形成的。完成上述这些工艺步骤之后，器件就可进行晶圆级测试和选择了。在标准厚度的最上层晶圆上完成的最后一步工序就是全掩膜铜电镀。然后将最上层的晶圆暂时粘接到处理晶圆上，再用高精度研磨、湿法化学旋涂刻蚀和最终的化学机械平面化处理工艺对其进行高度均匀的减薄处理，直至从后面暴露出钨填充通孔。为了淀积出用于电隔离的介质层并能与钨填充芯片内部通孔相连，还采用了渗透抗蚀剂掩模的铜/锡电镀技术。因而其表面完全由焊接金属材料覆盖，采用隔离沟槽在铜/锡层中形成电接触，其余的不用作电连接的区域即可用作未来堆叠机械平衡的模拟区。最后还要采用铜作焊料金属系统的配料材料对最下面的晶圆进行穿透抗蚀剂掩膜电镀处理。

   分片之后，将选出的合格芯片与正在处理的衬底进行匹配，使用高效率和高对准精度（10μm）的芯片-晶圆粘接设备将其置于最下面的晶圆上。转移芯片的机械粘接和电接触都采用固体-液体互扩散（SLID）的粘接技术在一步工艺中实现。
在粘接工艺过程中，当温度达到300℃时开始施加压力，液体锡就会与铜产生互扩散，最终形成金属间化合物（IMC）Cu3Sn。所形成的ε相为热动态稳定状态，其熔点在600℃以上。采用适当的膜厚度，锡就会消耗掉，在几分钟内就会完全固化，两边的铜就留了下来。

   图7为完成粘接并将处理衬底去除之后三维集成测试结构的FIB图。利用铝布线将钨填充ICV与最上面器件的金属化层互连，并使CuSn金属系统与最下面器件的金属化层互连。大纵宽比ICV（直径为2-5μm）的无空隙金属化可采用钨或铜CVD来实现。

也可采用高速铜电镀方法填充更大直径（>5μm-40μm）的替代型TSV。这样即可在厚度大于70μm的硅衬底上完成金属化TSV工艺过程（图8）。

除了SLID方法，还可以将微焊料凸点（如SnAg）技术应用于堆叠器件的粘接。图9示出了一个采用SnAg微凸点（直径20μm）技术并具有TSV（最下面的晶圆）和倒装芯片组装器件的经过完整工艺处理的晶圆照片。

结束语
硅技术一直遵循着摩尔定律不断取得新的进展，除此之外，各种应用领域对那些基于三维集成技术，且小型化程度越来越高的复杂系统结构的需求量也在不断增加。基于晶圆级方法的三维集成技术所具有的唯一潜力就是，可以满足最高小型化程度的要求。堆叠概念的问世终于使不同器件（如MEMS传感器、DSP、射频收发机和电源等）的集成成为了可能。ICV-SLID技术和微凸点互连技术非常适用于互连密度很高（104-106cm-2）的器件堆叠。硅插入介质与TSV、薄芯片集成以及VSI等技术的成功结合开辟了通向新一代三维器件结构的新途径。图10示出了晶圆级三维系统集成的发展蓝图。

半导体工业已对新兴的三维集成技术表现了日益浓厚的兴趣，但必须看到，用于三维集成技术的特殊工艺技术仍不够成熟，其可靠性和生产效率等还有待进一步提高，还需要探索更加有效的节能增效新手段。因此，出于成本与效益方面的考虑，开发专用新技术仍需要全球学术界与企业界进行广泛的交流、探索与合作。
作者简介
M. Juergen Wolf获得电气工程硕士之后开始在电气工程技术领域工作，数年之后，在1990年进入德国柏林科技大学微封装技术系从事晶圆级封装和倒装芯片技术开发研究。
自1994年以来，M. Juergen Wolf一直在柏林Fraunhofer可靠性与微集成研究所（IZM）担任高密度互连和晶圆级封装部的项目经理。他主要负责晶圆级封装和系统集成领域新技术的研发、协调与实施等工作。
M. Juergen Wolf目前是国际半导体技术发展蓝图（ITRS）封装与组装技术工作组成员和欧洲代表、Jisso欧洲委员会（JEC）成员、Jisso国际委员会（JIC）成员和EURIPIDES（欧洲微器件和智能系统封装与集成研究协调促进会）理事会成员以及IEEE会员等。

ICV-SLID技术
所谓的“芯片内部通孔（ICV）-SLID概念”是一种非常实用化的芯片-晶圆堆叠方法。首先要从完全工艺处理的晶圆开始。在完成晶圆级测试、减薄和分片之后，即可将晶圆最上面的合格芯片与晶圆最下面的合格芯片对齐并粘接在一起。在整个垂直系统集成工艺过程中，这只是芯片级的一步工艺。随后的垂直金属化处理工艺也是晶圆级。通常情况下不需要完成额外的堆叠级工艺步骤。

ICV-SLID概念就是利用非常薄的焊点(如铜/锡)对芯片的上面和晶圆的下面进行金属键合，通过固体-液体互扩散（SLID）达到电互连和机械互连的目的。ICV-SLID概念是一种非倒装概念。被加上去的芯片的上面就是它堆叠到衬底上之后的上面。在减薄工序之前要完成全部穿硅通孔工艺——形成通孔并对其进行金属化处理。其优点在于之后只需将分离的合格芯片堆叠到底部的器件晶圆上，即完成了三维集成工艺流程的最后一步。作为一个完整的模件概念，它可以形成多个器件堆叠。图6为垂直集成电路断面结构原理图，它非常符合模件“反面-正面”的概念，而且还可据此推测出下一级芯片堆叠的情况。

   ICV-SLID工艺流程最基本的一步就是芯片内部通孔的形成。通孔刻蚀、横向隔离与金属填充都是采用标准厚度在晶圆上完成的，因此芯片内部通孔制作工艺的合格率一般都很高。

   用标准的金属化（铝或铜）工艺将芯片的内部通孔与器件的接触布线相连接，形成金属化芯片内部通孔的工艺流程为，首先在完成制作工艺并测试好的器件晶圆上用干法刻蚀（DRIE）工艺制备出典型直径为1-3μm的芯片内部通孔，对通孔进行钝化处理，然后制作多级介质层，随后完成深硅挖槽刻蚀。实现横向通孔隔离需要采用高保角CVD淀积O3/TEOS-氧化物层，芯片内部通孔的金属化要采用MOCVD淀积钨金属层（MOCVD-TiN用作势垒层），金属插塞的形成需要对背面进行刻蚀处理。钨填充芯片内部通孔与器件最上面金属层的横向电连接是采用标准的铝金属化工艺形成的。完成上述这些工艺步骤之后，器件就可进行晶圆级测试和选择了。在标准厚度的最上层晶圆上完成的最后一步工序就是全掩膜铜电镀。然后将最上层的晶圆暂时粘接到处理晶圆上，再用高精度研磨、湿法化学旋涂刻蚀和最终的化学机械平面化处理工艺对其进行高度均匀的减薄处理，直至从后面暴露出钨填充通孔。为了淀积出用于电隔离的介质层并能与钨填充芯片内部通孔相连，还采用了渗透抗蚀剂掩模的铜/锡电镀技术。因而其表面完全由焊接金属材料覆盖，采用隔离沟槽在铜/锡层中形成电接触，其余的不用作电连接的区域即可用作未来堆叠机械平衡的模拟区。最后还要采用铜作焊料金属系统的配料材料对最下面的晶圆进行穿透抗蚀剂掩膜电镀处理。

   分片之后，将选出的合格芯片与正在处理的衬底进行匹配，使用高效率和高对准精度（10μm）的芯片-晶圆粘接设备将其置于最下面的晶圆上。转移芯片的机械粘接和电接触都采用固体-液体互扩散（SLID）的粘接技术在一步工艺中实现。
在粘接工艺过程中，当温度达到300℃时开始施加压力，液体锡就会与铜产生互扩散，最终形成金属间化合物（IMC）Cu3Sn。所形成的ε相为热动态稳定状态，其熔点在600℃以上。采用适当的膜厚度，锡就会消耗掉，在几分钟内就会完全固化，两边的铜就留了下来。

   图7为完成粘接并将处理衬底去除之后三维集成测试结构的FIB图。利用铝布线将钨填充ICV与最上面器件的金属化层互连，并使CuSn金属系统与最下面器件的金属化层互连。大纵宽比ICV（直径为2-5μm）的无空隙金属化可采用钨或铜CVD来实现。

也可采用高速铜电镀方法填充更大直径（>5μm-40μm）的替代型TSV。这样即可在厚度大于70μm的硅衬底上完成金属化TSV工艺过程（图8）。

除了SLID方法，还可以将微焊料凸点（如SnAg）技术应用于堆叠器件的粘接。图9示出了一个采用SnAg微凸点（直径20μm）技术并具有TSV（最下面的晶圆）和倒装芯片组装器件的经过完整工艺处理的晶圆照片。

结束语
硅技术一直遵循着摩尔定律不断取得新的进展，除此之外，各种应用领域对那些基于三维集成技术，且小型化程度越来越高的复杂系统结构的需求量也在不断增加。基于晶圆级方法的三维集成技术所具有的唯一潜力就是，可以满足最高小型化程度的要求。堆叠概念的问世终于使不同器件（如MEMS传感器、DSP、射频收发机和电源等）的集成成为了可能。ICV-SLID技术和微凸点互连技术非常适用于互连密度很高（104-106cm-2）的器件堆叠。硅插入介质与TSV、薄芯片集成以及VSI等技术的成功结合开辟了通向新一代三维器件结构的新途径。图10示出了晶圆级三维系统集成的发展蓝图。

半导体工业已对新兴的三维集成技术表现了日益浓厚的兴趣，但必须看到，用于三维集成技术的特殊工艺技术仍不够成熟，其可靠性和生产效率等还有待进一步提高，还需要探索更加有效的节能增效新手段。因此，出于成本与效益方面的考虑，开发专用新技术仍需要全球学术界与企业界进行广泛的交流、探索与合作。
作者简介
M. Juergen Wolf获得电气工程硕士之后开始在电气工程技术领域工作，数年之后，在1990年进入德国柏林科技大学微封装技术系从事晶圆级封装和倒装芯片技术开发研究。
自1994年以来，M. Juergen Wolf一直在柏林Fraunhofer可靠性与微集成研究所（IZM）担任高密度互连和晶圆级封装部的项目经理。他主要负责晶圆级封装和系统集成领域新技术的研发、协调与实施等工作。
M. Juergen Wolf目前是国际半导体技术发展蓝图（ITRS）封装与组装技术工作组成员和欧洲代表、Jisso欧洲委员会（JEC）成员、Jisso国际委员会（JIC）成员和EURIPIDES（欧洲微器件和智能系统封装与集成研究协调促进会）理事会成员以及IEEE会员等。