当PCB设计完成后，记住！需要作如下三步检查与分析

本帖最后由 jf_34380541 于 2021-6-11 20:35 编辑

＜/br＞当PCB设计完成后，记住！需要作如下三步检查与分析＜/br＞

＜/br＞PCB设计软件下载：https://dfm.elecfans.com/uploads/software/promoter/hqdfm_lizhongqiu.zip＜/br＞
＜/br＞1. 规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否符合设计要求，是否满足生产要求，以下举例说明：
范例一
设计者在设计多层板时，特别是高速信号比较密集，BGA焊盘过小的情况下
经常遇到走线困难，改变走线宽度，导致走线太细，阻尼太大，对信号传输设计影响。
普通设计工具很难准确排查，使用DFM工具一键分析，能够检查到每层最小线宽是否在设计范围内，而且分出不同线宽等级的报告，方便设计者每个问题排查。
＜/br＞
＜/br＞

＜/br＞
＜/br＞范例二
设计者经常在同一网络打上一排过孔，增强电流传输，但是忽略了孔与孔安全距离，造成生产的难度更大、效率更低，用Gerber与常用设计工具很难检查出这种问题，DFN能够很好的帮助我们解决，生成不同的列表，方便逐一指出问题点。
＜/br＞
＜/br＞

＜/br＞
＜/br＞范例三
设计者经常在电源层，不同网络铺铜层，设计同一局部网路走线，DRC检查连通性时通常出现有个别报错，网路连接不通，但是普遍DRC工具无法精准检查到网路的哪两点连接不通，设计者要花费大量时间排查，DFM一键检测能够定位到最短的连接位置点，从而高效的完成连通性检查。
＜/br＞
＜/br＞

＜/br＞
＜/br＞范例四
设计者通常在走线时忽略线与铜皮的安全距离，导致PCB安全距离到不到，生产产品有不良隐患，PCB板上由于铜皮比较多，很难判断线与铜皮的真实安全性，使用DFM可以精准定位到每一处，不遗漏任何一个小的失误。
＜/br＞
＜/br＞

＜/br＞
＜/br＞电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？
在PCB中是否还有能让地线加宽的地方？
对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
模拟电路和数字电路部分，是否有各自独立的地线。
在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。
后加在PCB中的图形（如图标、注标）是否会造成信号短路。
对一些不理想的线形进行修改。
多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。
这些错误检查，修改，需要设计者每一条，每一处的认真核对与修改，如果使用DFM软件一键检测，设计错误可以一条不漏的全部导出，生产表格，方便修改，大大提高设计效率。
＜/br＞
＜/br＞2. 生产资料的导出
BOM输出，坐标输出，以及TOP/BOTTOM丝印层输出，钢网制作文件，如果使用传统软件操作，流程繁琐，效率低下。以下是BOM分析，可以针对BOM数量，位号重叠等问题列出来。
＜/br＞
＜/br＞

＜/br＞
＜/br＞DFM软件针对这种专门给出了方便的操作，可以准确完成，并且事半功倍。以下是DFM报告检测示例，问题与错误一目了然。＜/br＞
＜/br＞

＜/br＞
＜/br＞3. 特性阻抗与差分走线
高速设计中，对信号的传输与完整性要求非常高，差分走线就是为了满足高速信号传输的一种方法，差分信号（Differential Signal）通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a.       抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。

对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。下面重点讨论一下PCB差分信号设计中几个常见的误区。＜/br＞
＜/br＞误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路.在PCB电路设计中，一般差分走线之间的耦合较小，往往只占10~20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回，流路径还是存在于地平面。当地平面发生不连续的时候，无参考平面的区域，差分走线之间的耦合才会提供主要的回流通路，尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重，但还是会降低差分信号的质量，增加EMI，要尽量避免。也有些设计人员认为，可以去掉差分走线下方的参考平面，以抑制差分传输中的部分共模信号，但从理论上看这种做法是不可取的，阻抗如何控制？不给共模信号提供地阻抗回路，势必会造成EMI辐射，这种做法弊大于利。
＜/br＞
＜/br＞误区二：认为保持等间距比匹配线长更重要。在实际的PCB布线中，往往不能同时满足差分设计的要求。由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行.
PCB差分走线的设计中最重要的规则就是匹配线长，其它的规则都可以根据设计要求和实际应用进行灵活处理。
＜/br＞
＜/br＞误区三：认为差分走线一定要靠的很近。让差分走线靠近无非是为了增强他们的耦合，既可以提高对噪声的免疫力，还能充分利用磁场的相反极性来抵消对外界的电磁干扰。虽说这种做法在大多数情况下是非常有利的，但不是绝对的，如果能保证让它们得到充分的屏蔽，不受外界干扰，那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。如何才能保证差分走线具有良好的隔离和屏蔽呢？增大与其它信号走线的间距是最基本的途径之一，电磁场能量是随着距离呈平方关系递减的，一般线间距超过4倍线宽时，它们之间的干扰就极其微弱了，基本可以忽略。此外，通过地平面的隔离也可以起到很好的屏蔽作用，这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用，被称为CPW结构，可以保证严格的差分阻抗控制（2Z0）。＜/br＞
＜/br＞差分走线也可以走在不同的信号层中，但一般不建议这种走法，因为不同的层产生的诸如阻抗、过孔的差别会破坏差模传输的效果，引入共模噪声。此外，如果相邻两层耦合不够紧密的话，会降低差分走线抵抗噪声的能力，但如果能保持和周围走线适当的间距，串扰就不是个问题。在一般频率（GHz以下），EMI也不会是很严重的问题，实验表明，相距500Mils的差分走线，在3米之外的辐射能量衰减已经达到60dB，足以满足FCC的电磁辐射标准，所以设计者根本不用过分担心差分线耦合不够而造成电磁不兼  。

蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。那么，蛇形线对信号传输有什么影响呢？走线时要注意些什么呢？其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考第三章对共模和差模串扰的分析。下面是给Layout工程师处理蛇形线时的几点建议：

1．尽量增加平行线段的距离（S），至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。
2．减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
3．带状线（Strip-Line）或者埋式微带线（Embedded Micro-strip）的蛇形线引起的信号传输延时小于微带走线（Micro-strip）。理论上，带状线不会因为差模串扰影响传输速率。
4．高速以及对时序要求较为严格的信号线，尽量不要走蛇形线，尤其不能在小范围内蜿蜒走线。
5．可以经常采用任意角度的蛇形走线，能有效的减少相互间的耦合。
6．高速PCB设计中，蛇形线没有所谓滤波或抗干扰的能力，只可能降低信号质量，所以只作时序匹配之用而无其它目的。
＜/br＞
＜/br＞以上走线完成时，我们要计算他们的特性阻抗，通常差分对特性阻抗100欧姆。  DFM工具给我们一个在线调整特性阻抗方法，可以根据需求，反算出线宽，线距，从而保证设计合理，以下是一个示例。