嵌入式学习小组
登录
直播中
杨秀英
7年用户
1336经验值
私信
关注
如何在UltraEdit中建立Verilog环境?
开启该帖子的消息推送
Verilog
如何在UltraEdit中建立Verilog环境?
回帖
(1)
王宇
2021-4-30 15:13:00
UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、 ASCII码,可以取代记事本,内建英文单字检查、C 及 VB 指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器,但它并不直接支持
Verilog
HDL。
在网上查了资料后,自定义了一个Verilog的环境,现在心得总结如下:
1:下载Verilog的语法高亮文件。
即可支持相应的语言编辑,关键字将用不同色彩标出。
可以到官方网站去下载,包括上百种语法文件,我想应该都能满足大家的需要吧!
http://www.ultraedit.com/index.p
... mp;pid=40#wordfiles
2:将下载的文件打开
将里面的内容复制到WordFile.txt文件中(在UltraEdit的安装目录下),一般加在最后。
UltraEdit默认只有20种语法,将下载的文件的第一行“L20”改成你想要的序号,如L19。
3:加入折叠功能
由于Verilog HDL的块一般是以begin和end作为开始和结束的标记,其作用相当于
C语言
的大括号。在wordfile.txt的对应语言中添加进如下代码即可:
/Open Fold Strings = "begin""case"
/Close Fold Strings = "end""endcase"
这里除了begin和end可以进行折叠外,另外一对case和endcase同样可以完成折叠,同样的方法可以添加你需要的折叠标志。
4:加入自动缩进功能
同样在wordfile.txt中,有控制自动缩进的语法。所谓自动缩进就是指,输入begin回车,下一行自动加一个tab;输入end,下一行自动退回一个tab。用户可以自己添加不同的缩进词实现自动缩进。如:
/Indent Strings = "begin""case""fork" "if" "else"
/Unindent Strings = "end""endcase""join" "else"
5: 还可以加入其它一些自定义功能,如函数调用功能,大家可以自己摸索。
UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、 ASCII码,可以取代记事本,内建英文单字检查、C 及 VB 指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器,但它并不直接支持
Verilog
HDL。
在网上查了资料后,自定义了一个Verilog的环境,现在心得总结如下:
1:下载Verilog的语法高亮文件。
即可支持相应的语言编辑,关键字将用不同色彩标出。
可以到官方网站去下载,包括上百种语法文件,我想应该都能满足大家的需要吧!
http://www.ultraedit.com/index.p
... mp;pid=40#wordfiles
2:将下载的文件打开
将里面的内容复制到WordFile.txt文件中(在UltraEdit的安装目录下),一般加在最后。
UltraEdit默认只有20种语法,将下载的文件的第一行“L20”改成你想要的序号,如L19。
3:加入折叠功能
由于Verilog HDL的块一般是以begin和end作为开始和结束的标记,其作用相当于
C语言
的大括号。在wordfile.txt的对应语言中添加进如下代码即可:
/Open Fold Strings = "begin""case"
/Close Fold Strings = "end""endcase"
这里除了begin和end可以进行折叠外,另外一对case和endcase同样可以完成折叠,同样的方法可以添加你需要的折叠标志。
4:加入自动缩进功能
同样在wordfile.txt中,有控制自动缩进的语法。所谓自动缩进就是指,输入begin回车,下一行自动加一个tab;输入end,下一行自动退回一个tab。用户可以自己添加不同的缩进词实现自动缩进。如:
/Indent Strings = "begin""case""fork" "if" "else"
/Unindent Strings = "end""endcase""join" "else"
5: 还可以加入其它一些自定义功能,如函数调用功能,大家可以自己摸索。
举报
更多回帖
rotate(-90deg);
回复
相关问答
Verilog
如
何在
Verilog
中
读取语音文件?
2020-04-13
1016
如何安装
UltraEdit
-32并完成注册?
2021-06-21
1098
如
何在
Verilog
中
声明一个2-D端口
2019-01-10
1452
如
何在
开发
环境
中
的Python
环境
下使用我们提供的BM-OpenCV?
2023-09-19
130
请问谁有最新
UltraEdit
婆解版帮?
2019-08-08
1631
如
何在
verilog
中
编写代码?
2019-10-29
1806
如
何在
verilog
模拟
中
模拟flash访问?
2020-05-12
1103
如
何在
复杂电网
环境
中
检测开关电源使用?
2023-12-09
444
如
何在
rt-thread的env
环境
中
配置C++11?
2022-05-06
2006
请问如
何在
MATLAB
中
建立
合适的控制模型?
2021-10-13
653
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分