本系列的第六部分是新《电气工程》杂志（Electrical Engineering）中“保持容性负载稳定的六种方法”栏目的开篇。这6种方法分别是RISO、高增益及CF、噪声增益、噪声增益及CF、输出引脚补偿以及具有双通道反馈的RISO。第6部分介绍了RISO、高增益及CF和噪声增益前三种方法。第7部分重新研究了用于双极性射极跟随器与CMOSPRO运算放大器的小信号AC输出阻抗ZO。现在，我们将在第8部分即本部分通过对噪声增益及CF的研究侧重探讨如何实现电容性负载的稳定性。
我们将采用稳定性分析工具套件（其中包括ZO分析、Aol修正曲线创建、一阶分析与合成、TinaSPICE环路稳定性仿真、Tina SPICE瞬态仿真以及Tina SPICE Vout/Vin传递函数分析等）中大家都非常熟悉的工具来进行研究。在过去长达24年中，我们在真实环境下以及实际电路中进行了大量的测试，充分验证采用噪声增益及CF方法能够取得预期的效果。不过，由于资源限制，本文专门介绍的每条电路并未进行实际构建，仅用于读者练习或在个人应用（如：分析、合成、仿真、构建与测试）中使用。
噪声增益与及CF补偿分为两种不同的情况：反相噪声增益及CF和非反相噪声增益及CF。顾名思义，两者的区别在于运算放大器电路配置是反相配置还是非反相配置。
用于噪声增益及CF电容性负载稳定性分析的运算放大器
我们进行噪声增益及CF电容性负载分析时所选择的运算放大器是CMOSRRIO运算放大器，其规格如图8.1所示。OPA348是具有轨至轨输入（超出每个电源0.2V以上）和轨至轨输出（当Iout=27uA时，Vsat=25mV）的低静态电流（65uA）运算放大器，专为单电源供电的系统而精心优化的。OPA348在最高饱和电压等于1V时还可提供5mA的输出电流。由于它是CMOSRRO运算放大器，因此我们需要了解其开环输出阻抗，以便为环路稳定性合成创建Aol修正曲线。
反相噪声增益及CF
噪声增益及CF补偿常用于涉及到低压电源的应用中，即要求在？电源电压时产生参考电压（如图8.2所示）。为了良好响应此类参考电压输出端的AC负载瞬态，电容器通常直接布置在运算放大器的输出端。这种“斗式充电装置”可以为高频瞬态负载提供及时保护，同时运算放大器能够准确地对电容器进行再充电并使整体DC电压保持在可编程的电平上。反相噪声增益及CF分析将采用图中所示的电路，其中运算放大器由两端分别接-5V和地来供电。输入信号是带-1/2增益的+5V电压，可产生-2.5V的参考输出电压。我们将设计承载-5mA负载电流的500欧姆负载。
为了预测电容性负载会对Aol曲线产生哪些影响，我们首先要查明假定通过DC负载的电流为-5mA时ZO的情况。我们将采用“第7部分（共15部分）：RO何时转变为ZO？”中介绍的用于研究CMOSRROZO的方法与模型。在图8.3中，L1为1太拉亨利（Tera-Henry）电感，RI用于设定U1输出锻的负载电流。直流情况下，L1短路，而对于所有相关的交流频率，L1开路。通过利用一个1ApkAC电流发生器（其经过频率扫描）驱动U1输出，VOA可以直接转变为ZO。
图8.4显示了采用TinaSPICE分析工具分析的AC结果。我们可以看出，对于既定的DC负载（-5mA）来说，ZO包含一个42.43欧姆的RO分量，在fz=1.76kHz时为相位为0。
［tr］［td］
［/td］［/tr］［tr］［td］如图8.5所示，我们建立了CMOSRRO模型。利用Ro与fz的测量值，我们可以快速计算出CO并建立DC负载电流为-5mA时的OPA348Zo模型。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］然后采用叠加法创建在电容性负载CL的影响下所形成的Aol修正曲线。我们开始只考虑由于CL影响所产生的Aol修正曲线（忽略RL的影响），如图8.6所示。利用ZO模型，我们可以计算由于ZO和CL的影响而在Aol修正曲线中形成的极点fp2。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］如图8.7所示，我们将单独研究RL和ZO对Aol曲线的影响。FHP是Aol修正曲线中的预测极点。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］为了利用叠加计算的结果绘制Aol修正曲线，我们需要获得OPA348的空载Aol曲线。该曲线可从制造商的产品说明书中获得，也可通过OAP348的TinaSPICE宏模型测量得到（在本例中便是如此，因为该宏模型与相关产品说明书完全相符）。图8.8显示了空载Aol测试电路。请注意我们如何在不加载运算放大器输出的情况下利用阻值较大的电阻器创建DC工作点使之与我们的应用相匹配。如果在输出端存在饱和DC条件下（正或负饱和）对运算放大器进行SPICE分析，则会得到错误的Aol曲线，因为运算放大器宏模型中采用的MOSFET模型并不在线性工作区域之内。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.9显示OPA348空载Aol曲线的Tina SPICE结果。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］现在我们可以在图8.10中综合各个叠加分析结果，最终形成预测的Aol修正曲线。我们在空载Aol曲线中绘出了ZO、CL和RL的影响。由于空载Aol曲线经过了ZO模型处理，因此得到了“简化”或“倍增”。而线性数学中的倍增只是伯德图（Bode）的添加。从我们的预测Aol修正曲线可以看出，DC到fHP（149Hz）之间的增益保持不变，约80dB，随后以-20dB／10倍频程的速度下降，直至fp2（5.53kHz），然后变为-40dB／10倍频程的速率下降。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］在对比实际的Aol修正曲线和预测的Aol修正曲线之前，我们先从滤波器的角度看一看叠加法的差距所在。图8.11显示了存在RL和CL的网络电路。利用图8.12中的结果（其中包括叠加法大致分析的结果以及来自SPICE的实际频率响应）进行ACTinaSPICE分析。请注意，fp2的频率预测接近实际情况，而fHP的频率预测则与实际存在偏差，但利用CO与RL可以计算出fHP值。如果在图中加入CL，我们预测这将导致在较低频率上出现fHP，因为CL随着频率变化将会降低RL的网络阻抗。如果CL
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.13是用于测量实际Aol修正曲线的测试电路。请注意我们如何打开VOA与反馈点VT之间的闭环运算放大器电路。CL在左侧直接连接至OPA348U1的输出端。至此，修正的Aol为VOA/VFB。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.14显示了利用TinaSPICE工具测量的Aol修正曲线。请注意，终值为fHP=92.86Hz，fp2=6kHz。用Tina分析得到滤波器的结果为：fHP=94.1Hz，fp2=5.99kHz。叠加法大致分析结果则为：fHP=149.44Hz，fp2=5.53kHz。我们再次强调叠加法分析结果十分接近实际情况，而对于概念和完整性检查，TinaSPICE分析是正确的。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］我们通过图8.15计算无稳定性补偿情况下的1/β值。输出电压的简单电阻分压器可产生：1/？？3.5dB。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］我们在Aol修正曲线中绘出了图8.16中无补偿电路的1/β图形。请注意，我们一眼就可以看出40dB／10倍频程的闭合速度，凭经验判定这是一条不稳定的电路。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］环路增益的TinaSPICEAC分析可以证实我们的一阶怀疑，如图8.17所示。环路相位在fcl时降至5度，此时环路增益降低到0dB。虽然此电路可能不是振荡器电路，但也并非我们希望每月量产为1000套的器件。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］为了进一步进行实际检查，我们将利用图8.18所示的电路进行瞬态稳定性测试。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.19中所示的TinaSPICE瞬态结果显示输出波形存在极高的过冲和阻尼振荡。因此，为了实现更稳定的电流，我们觉得有必要增加补偿。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］因此，为了实现稳定的设计，我们需要为电路提供补偿（参见图8.20）。首先我们绘出存在CL与RL影响的Aol修正曲线。我们知道DC1/＝3.5dB，因此，我们需要以20dB／10倍频程的闭合速度交叉一条Aol修正曲线。如果只采用噪声增益，我们就需要不断提高噪声增益直至达到40dB（？100）。反之，我们可以采用20dB（10）的噪声增益并添加CF，以便在fcl产生20dB／10倍频程的闭合速度。我们首先从fcl开始，然后向后绘出-20dB／10倍频程的斜线。请注意，fpf距离Aol修正曲线至少？个10倍频程。这样在再次进入裕度稳定情况之前，Aol修正曲线能向左移动？个10倍频程。这是实践中非常有用的估计方法。现在，我们在fpf左侧1个10倍频程处布置fpn。由于我们采用了噪声增益补偿拓扑，因此在fpn左侧1个10倍频程处自然会出现fzn。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］为绘制理想的1/曲线，我们将采用噪声增益与CF（与RF并联的反馈电容器）相结合的方法，如图8.21所示。请注意，可以将它视为一个通过Cn累加0V（接地）以及通过RI累加VCC的加法放大器。在达到与CF并联的RF所产生的极点之前，有效AC传递函数就形成了我们所期望的平坦的VOA/VCC，如图8.20所示。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.22说明了反相噪声增益及CF的详细补偿计算。该计算过程分为三个部分，从而可以简化相关分析。首先，计算出Cn与CF均设为开路情况下的1/βDC值。然后在将CF设为开路，Cn设为短路情况下计算出噪声增益补偿的高频部分。通过噪声增益补偿可以创建并且轻松计算出fpn。最后，通过将Cn设为短路并计算CF与RF产生的极点即可算出CF补偿。在各种情况下都选择最接近标准分量的值。如果电阻全部按比例提高，则可以采用较低的电容。但是，较高的电阻会使电路产生较高的整体噪声。上述设计因素的权衡取决于相关应用。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.23显示了完整的反相噪声增益及CF电路。根据这个电路图，我们能绘制出Aol修正曲线、环路增益以及1/β。我们发现，最简便的方法是先进行AC仿真并绘制出Aol修正曲线与1/？，然后针对环路增益与相位进行第二次仿真。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］根据完整的电路图，我们可绘制出图8.24所示的1/β与Aol修正曲线。与一阶分析（图8.20）对比可发现两者较为接近（closecomparison），而且我们可以明显看出稳定性合成产生了预期结果。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.25中的环路增益幅度与相位图表明预测环路相位裕度大于45度，对于低于fcl的频率，环路相位永远不会低于45度，这不但能够保证稳定的电路，而且可以确保出色的瞬态响应。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］为了确认我们的整个闭环带宽、VOUT/VIN、特别是VOA/VG1，我们将采用图8.26所示的电路。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.27所示的Tina仿真结果表明，我们的闭环AC响应符合一阶预测（参见图8.20）。达到fcl之前在fp处保持-20dB／10倍频程的斜率，达到fcl后fp的下降速率则转变为-60dB／10倍频程，此后将跟随Aol修正曲线一直下降。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］另外，采用图8.28所示的TinaSPICE电路，我们看一下补偿电路的瞬态响应。我们期望出现临界阻尼响应。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］事实上，如图8.29所示，进行了稳定性与相位裕度检查的AC图及瞬态响应之间存在直接关联。我们可以看到可预测且表现良好的瞬态响应，显示出约为60度的相位裕度。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］非反相噪声增益及CF
［/td］［/tr］［tr］［td］对于非反相噪声增益及CF电路而言，我们选择通用的“电源分离器”。这种拓扑常用于单电源系统中，以产生图8.30所示的中值参考电压。由于采用与反相噪声增益及CF电路中相同的运算放大器（OPA348）、RL（500欧姆）以及CL（1uF），因此，我们可以采用与之相同的补偿方法。我们通过研究发现，非反相噪声增益及CF电路中的DC1/β为1或0dB，而不是3.5dB。不过，为了使噪声增益达到预期效果，我们需要确保VP在XCn匹配Rn的频率时或fpn所处位置处于较低阻抗。同样，我们根据10年多来的经验设定VpXac
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.31说明了具有稳定性补偿的完整电路。通过此拓扑，我们可以采用Tina SPICEAC分析法检查其稳定性。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.32显示了Aol修正与1/β曲线，可以看出该图形与反相噪声增益及CF图大同小异（参见图8.24），这不足为奇。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.33为环路增益幅度与相位图，其同样与反相噪声增益及CF相似（参见图8.25）。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］我们可以利用图8.34所示电路研究在Cn为短路且噪声增益开始起主导作用的情况下，是哪些因素使VP处于高阻抗。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］如图8.35所示，带与不带CB1与CB2的电路，其1/β计算有所不同。请注意，β是运算放大器输出电压与输入端反馈电压之比。许多情况下运算放大器电路中的反馈电压仅为负输入，而且其比率显而易见。此情况下，我们只要算出运算放大器正/负输入间的差分电压。因此，此时β=（VFB–VP）/VOA，而VOA=1时的1/β为1/（VFB-VP）或者是运算放大器的差分输入电压。由于Cn与Cf都为开路，因此DC1/β=1。在Cn短路，Cf开路情况下，我们可以得到由RF、Rn以及R2//R1组成的电阻分压器。在CF与Cn同时短路情况下，我们仍然可以得到电阻分压器，只不过此时只有Rn与R2//R1组成。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
图8.36显示了不带CB1与CB2的电路的分析结果。根据不带CB1与CB2的一阶标准，我们可以得到40dB／10倍频程的闭合速度。而带CB1与CB2我们可以达到预期稳定性。
图8.37说明了带与不带CB1和CB2的环路增益图。带CB1和CB2时的环路增益相位裕度约为60度。而不带CB1和CB2时的环路增益相位裕度则降低到约36度，如图8.37所示。
在电容超过1uF时，我们通常采用钽电容，这是因为钽电容器的电容值较大且尺寸相对较小。钽电容并非纯电容，其含有ESR或电阻分量以及较低的寄生电感与电阻。钽电容仅次于电容的最重要分量是ESR。如图8.38所示，我们的非反相噪声增益及CF电路目标是在频率为470Hz时电阻小于33.2欧姆。当10uF曲线在470Hz左右时我们可以看到约30欧姆的阻抗。因此，10uF电容器可以替代15uF电容器，并在我们的电路中运行良好。ESR随所采用的钽电容不同而不同。因此，我们在应用时应当慎重地选择钽电容器。
本系列的第六部分是新《电气工程》杂志（Electrical Engineering）中“保持容性负载稳定的六种方法”栏目的开篇。这6种方法分别是RISO、高增益及CF、噪声增益、噪声增益及CF、输出引脚补偿以及具有双通道反馈的RISO。第6部分介绍了RISO、高增益及CF和噪声增益前三种方法。第7部分重新研究了用于双极性射极跟随器与CMOSPRO运算放大器的小信号AC输出阻抗ZO。现在，我们将在第8部分即本部分通过对噪声增益及CF的研究侧重探讨如何实现电容性负载的稳定性。
我们将采用稳定性分析工具套件（其中包括ZO分析、Aol修正曲线创建、一阶分析与合成、TinaSPICE环路稳定性仿真、Tina SPICE瞬态仿真以及Tina SPICE Vout/Vin传递函数分析等）中大家都非常熟悉的工具来进行研究。在过去长达24年中，我们在真实环境下以及实际电路中进行了大量的测试，充分验证采用噪声增益及CF方法能够取得预期的效果。不过，由于资源限制，本文专门介绍的每条电路并未进行实际构建，仅用于读者练习或在个人应用（如：分析、合成、仿真、构建与测试）中使用。
噪声增益与及CF补偿分为两种不同的情况：反相噪声增益及CF和非反相噪声增益及CF。顾名思义，两者的区别在于运算放大器电路配置是反相配置还是非反相配置。
用于噪声增益及CF电容性负载稳定性分析的运算放大器
我们进行噪声增益及CF电容性负载分析时所选择的运算放大器是CMOSRRIO运算放大器，其规格如图8.1所示。OPA348是具有轨至轨输入（超出每个电源0.2V以上）和轨至轨输出（当Iout=27uA时，Vsat=25mV）的低静态电流（65uA）运算放大器，专为单电源供电的系统而精心优化的。OPA348在最高饱和电压等于1V时还可提供5mA的输出电流。由于它是CMOSRRO运算放大器，因此我们需要了解其开环输出阻抗，以便为环路稳定性合成创建Aol修正曲线。
反相噪声增益及CF
噪声增益及CF补偿常用于涉及到低压电源的应用中，即要求在？电源电压时产生参考电压（如图8.2所示）。为了良好响应此类参考电压输出端的AC负载瞬态，电容器通常直接布置在运算放大器的输出端。这种“斗式充电装置”可以为高频瞬态负载提供及时保护，同时运算放大器能够准确地对电容器进行再充电并使整体DC电压保持在可编程的电平上。反相噪声增益及CF分析将采用图中所示的电路，其中运算放大器由两端分别接-5V和地来供电。输入信号是带-1/2增益的+5V电压，可产生-2.5V的参考输出电压。我们将设计承载-5mA负载电流的500欧姆负载。
为了预测电容性负载会对Aol曲线产生哪些影响，我们首先要查明假定通过DC负载的电流为-5mA时ZO的情况。我们将采用“第7部分（共15部分）：RO何时转变为ZO？”中介绍的用于研究CMOSRROZO的方法与模型。在图8.3中，L1为1太拉亨利（Tera-Henry）电感，RI用于设定U1输出锻的负载电流。直流情况下，L1短路，而对于所有相关的交流频率，L1开路。通过利用一个1ApkAC电流发生器（其经过频率扫描）驱动U1输出，VOA可以直接转变为ZO。
图8.4显示了采用TinaSPICE分析工具分析的AC结果。我们可以看出，对于既定的DC负载（-5mA）来说，ZO包含一个42.43欧姆的RO分量，在fz=1.76kHz时为相位为0。
［tr］［td］
［/td］［/tr］［tr］［td］如图8.5所示，我们建立了CMOSRRO模型。利用Ro与fz的测量值，我们可以快速计算出CO并建立DC负载电流为-5mA时的OPA348Zo模型。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］然后采用叠加法创建在电容性负载CL的影响下所形成的Aol修正曲线。我们开始只考虑由于CL影响所产生的Aol修正曲线（忽略RL的影响），如图8.6所示。利用ZO模型，我们可以计算由于ZO和CL的影响而在Aol修正曲线中形成的极点fp2。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］如图8.7所示，我们将单独研究RL和ZO对Aol曲线的影响。FHP是Aol修正曲线中的预测极点。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］为了利用叠加计算的结果绘制Aol修正曲线，我们需要获得OPA348的空载Aol曲线。该曲线可从制造商的产品说明书中获得，也可通过OAP348的TinaSPICE宏模型测量得到（在本例中便是如此，因为该宏模型与相关产品说明书完全相符）。图8.8显示了空载Aol测试电路。请注意我们如何在不加载运算放大器输出的情况下利用阻值较大的电阻器创建DC工作点使之与我们的应用相匹配。如果在输出端存在饱和DC条件下（正或负饱和）对运算放大器进行SPICE分析，则会得到错误的Aol曲线，因为运算放大器宏模型中采用的MOSFET模型并不在线性工作区域之内。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.9显示OPA348空载Aol曲线的Tina SPICE结果。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］现在我们可以在图8.10中综合各个叠加分析结果，最终形成预测的Aol修正曲线。我们在空载Aol曲线中绘出了ZO、CL和RL的影响。由于空载Aol曲线经过了ZO模型处理，因此得到了“简化”或“倍增”。而线性数学中的倍增只是伯德图（Bode）的添加。从我们的预测Aol修正曲线可以看出，DC到fHP（149Hz）之间的增益保持不变，约80dB，随后以-20dB／10倍频程的速度下降，直至fp2（5.53kHz），然后变为-40dB／10倍频程的速率下降。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］在对比实际的Aol修正曲线和预测的Aol修正曲线之前，我们先从滤波器的角度看一看叠加法的差距所在。图8.11显示了存在RL和CL的网络电路。利用图8.12中的结果（其中包括叠加法大致分析的结果以及来自SPICE的实际频率响应）进行ACTinaSPICE分析。请注意，fp2的频率预测接近实际情况，而fHP的频率预测则与实际存在偏差，但利用CO与RL可以计算出fHP值。如果在图中加入CL，我们预测这将导致在较低频率上出现fHP，因为CL随着频率变化将会降低RL的网络阻抗。如果CL
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.13是用于测量实际Aol修正曲线的测试电路。请注意我们如何打开VOA与反馈点VT之间的闭环运算放大器电路。CL在左侧直接连接至OPA348U1的输出端。至此，修正的Aol为VOA/VFB。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.14显示了利用TinaSPICE工具测量的Aol修正曲线。请注意，终值为fHP=92.86Hz，fp2=6kHz。用Tina分析得到滤波器的结果为：fHP=94.1Hz，fp2=5.99kHz。叠加法大致分析结果则为：fHP=149.44Hz，fp2=5.53kHz。我们再次强调叠加法分析结果十分接近实际情况，而对于概念和完整性检查，TinaSPICE分析是正确的。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］我们通过图8.15计算无稳定性补偿情况下的1/β值。输出电压的简单电阻分压器可产生：1/？？3.5dB。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］我们在Aol修正曲线中绘出了图8.16中无补偿电路的1/β图形。请注意，我们一眼就可以看出40dB／10倍频程的闭合速度，凭经验判定这是一条不稳定的电路。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］环路增益的TinaSPICEAC分析可以证实我们的一阶怀疑，如图8.17所示。环路相位在fcl时降至5度，此时环路增益降低到0dB。虽然此电路可能不是振荡器电路，但也并非我们希望每月量产为1000套的器件。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］为了进一步进行实际检查，我们将利用图8.18所示的电路进行瞬态稳定性测试。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.19中所示的TinaSPICE瞬态结果显示输出波形存在极高的过冲和阻尼振荡。因此，为了实现更稳定的电流，我们觉得有必要增加补偿。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］因此，为了实现稳定的设计，我们需要为电路提供补偿（参见图8.20）。首先我们绘出存在CL与RL影响的Aol修正曲线。我们知道DC1/＝3.5dB，因此，我们需要以20dB／10倍频程的闭合速度交叉一条Aol修正曲线。如果只采用噪声增益，我们就需要不断提高噪声增益直至达到40dB（？100）。反之，我们可以采用20dB（10）的噪声增益并添加CF，以便在fcl产生20dB／10倍频程的闭合速度。我们首先从fcl开始，然后向后绘出-20dB／10倍频程的斜线。请注意，fpf距离Aol修正曲线至少？个10倍频程。这样在再次进入裕度稳定情况之前，Aol修正曲线能向左移动？个10倍频程。这是实践中非常有用的估计方法。现在，我们在fpf左侧1个10倍频程处布置fpn。由于我们采用了噪声增益补偿拓扑，因此在fpn左侧1个10倍频程处自然会出现fzn。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］为绘制理想的1/曲线，我们将采用噪声增益与CF（与RF并联的反馈电容器）相结合的方法，如图8.21所示。请注意，可以将它视为一个通过Cn累加0V（接地）以及通过RI累加VCC的加法放大器。在达到与CF并联的RF所产生的极点之前，有效AC传递函数就形成了我们所期望的平坦的VOA/VCC，如图8.20所示。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.22说明了反相噪声增益及CF的详细补偿计算。该计算过程分为三个部分，从而可以简化相关分析。首先，计算出Cn与CF均设为开路情况下的1/βDC值。然后在将CF设为开路，Cn设为短路情况下计算出噪声增益补偿的高频部分。通过噪声增益补偿可以创建并且轻松计算出fpn。最后，通过将Cn设为短路并计算CF与RF产生的极点即可算出CF补偿。在各种情况下都选择最接近标准分量的值。如果电阻全部按比例提高，则可以采用较低的电容。但是，较高的电阻会使电路产生较高的整体噪声。上述设计因素的权衡取决于相关应用。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.23显示了完整的反相噪声增益及CF电路。根据这个电路图，我们能绘制出Aol修正曲线、环路增益以及1/β。我们发现，最简便的方法是先进行AC仿真并绘制出Aol修正曲线与1/？，然后针对环路增益与相位进行第二次仿真。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］根据完整的电路图，我们可绘制出图8.24所示的1/β与Aol修正曲线。与一阶分析（图8.20）对比可发现两者较为接近（closecomparison），而且我们可以明显看出稳定性合成产生了预期结果。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.25中的环路增益幅度与相位图表明预测环路相位裕度大于45度，对于低于fcl的频率，环路相位永远不会低于45度，这不但能够保证稳定的电路，而且可以确保出色的瞬态响应。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］为了确认我们的整个闭环带宽、VOUT/VIN、特别是VOA/VG1，我们将采用图8.26所示的电路。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.27所示的Tina仿真结果表明，我们的闭环AC响应符合一阶预测（参见图8.20）。达到fcl之前在fp处保持-20dB／10倍频程的斜率，达到fcl后fp的下降速率则转变为-60dB／10倍频程，此后将跟随Aol修正曲线一直下降。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］另外，采用图8.28所示的TinaSPICE电路，我们看一下补偿电路的瞬态响应。我们期望出现临界阻尼响应。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］事实上，如图8.29所示，进行了稳定性与相位裕度检查的AC图及瞬态响应之间存在直接关联。我们可以看到可预测且表现良好的瞬态响应，显示出约为60度的相位裕度。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］非反相噪声增益及CF
［/td］［/tr］［tr］［td］对于非反相噪声增益及CF电路而言，我们选择通用的“电源分离器”。这种拓扑常用于单电源系统中，以产生图8.30所示的中值参考电压。由于采用与反相噪声增益及CF电路中相同的运算放大器（OPA348）、RL（500欧姆）以及CL（1uF），因此，我们可以采用与之相同的补偿方法。我们通过研究发现，非反相噪声增益及CF电路中的DC1/β为1或0dB，而不是3.5dB。不过，为了使噪声增益达到预期效果，我们需要确保VP在XCn匹配Rn的频率时或fpn所处位置处于较低阻抗。同样，我们根据10年多来的经验设定VpXac
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.31说明了具有稳定性补偿的完整电路。通过此拓扑，我们可以采用Tina SPICEAC分析法检查其稳定性。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.32显示了Aol修正与1/β曲线，可以看出该图形与反相噪声增益及CF图大同小异（参见图8.24），这不足为奇。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］图8.33为环路增益幅度与相位图，其同样与反相噪声增益及CF相似（参见图8.25）。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］我们可以利用图8.34所示电路研究在Cn为短路且噪声增益开始起主导作用的情况下，是哪些因素使VP处于高阻抗。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］如图8.35所示，带与不带CB1与CB2的电路，其1/β计算有所不同。请注意，β是运算放大器输出电压与输入端反馈电压之比。许多情况下运算放大器电路中的反馈电压仅为负输入，而且其比率显而易见。此情况下，我们只要算出运算放大器正/负输入间的差分电压。因此，此时β=（VFB–VP）/VOA，而VOA=1时的1/β为1/（VFB-VP）或者是运算放大器的差分输入电压。由于Cn与Cf都为开路，因此DC1/β=1。在Cn短路，Cf开路情况下，我们可以得到由RF、Rn以及R2//R1组成的电阻分压器。在CF与Cn同时短路情况下，我们仍然可以得到电阻分压器，只不过此时只有Rn与R2//R1组成。
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
［/td］［/tr］［tr］［td］
图8.36显示了不带CB1与CB2的电路的分析结果。根据不带CB1与CB2的一阶标准，我们可以得到40dB／10倍频程的闭合速度。而带CB1与CB2我们可以达到预期稳定性。
图8.37说明了带与不带CB1和CB2的环路增益图。带CB1和CB2时的环路增益相位裕度约为60度。而不带CB1和CB2时的环路增益相位裕度则降低到约36度，如图8.37所示。
在电容超过1uF时，我们通常采用钽电容，这是因为钽电容器的电容值较大且尺寸相对较小。钽电容并非纯电容，其含有ESR或电阻分量以及较低的寄生电感与电阻。钽电容仅次于电容的最重要分量是ESR。如图8.38所示，我们的非反相噪声增益及CF电路目标是在频率为470Hz时电阻小于33.2欧姆。当10uF曲线在470Hz左右时我们可以看到约30欧姆的阻抗。因此，10uF电容器可以替代15uF电容器，并在我们的电路中运行良好。ESR随所采用的钽电容不同而不同。因此，我们在应用时应当慎重地选择钽电容器。
举报
